@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00124822,
 book = {全国大会講演論文集},
 issue = {ハードウェア},
 month = {Sep},
 note = {プロセサの高速化手法の一つであるレジスタリネーミング[1]をハードウェアでインプリメントする場合、Rarc個のアーキテクチャレジスタに対し、それより多いRren個のレジスタを用意して、それらをマッピングするのが普通である。一方、コンパイラがプロセサの性能を充分に引き出すようなコードを生成するためには、レジスタの個数がRarc個では不足に感じることが多い。特に、スーパスカラやVLIWプロセサ等の実行並列度を向上させるためのコードスケジューリングを行なう場合この傾向は顕著になる。我々は、レジスタリネーミングのために用意された余剰なRren-Rarc個のレジスタを有効に活用して、コンパイラが使用できるレジスタ数を実質的に増やす方式である、多重レジスタリネーミング方式を本論文で提案し、その効果について議論する。},
 pages = {31--32},
 publisher = {情報処理学会},
 title = {多重レジスタリネーミング方式},
 volume = {第47回},
 year = {1993}
}