WEKO3
アイテム
依存性グラフを用いた非同期式回路合成システム
https://ipsj.ixsq.nii.ac.jp/records/123875
https://ipsj.ixsq.nii.ac.jp/records/1238759f5a7fc2-06f6-4b12-86a1-069b3e666ba3
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001337722.pdf (167.0 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1993-03-01 | |||||
| タイトル | ||||||
| タイトル | 依存性グラフを用いた非同期式回路合成システム | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Synthesis System of Asynchronous Circuits using Dependency Graph | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 東京工業大学工学部 | ||||||
| 著者所属 | ||||||
| 東京工業大学工学部 | ||||||
| 著者所属 | ||||||
| 東京工業大学工学部 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Faculty of Engineering, Tokyo Institute of Technology | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| aculty of Engineering, Tokyo Institute of Technology | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| aculty of Engineering, Tokyo Institute of Technology | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 近年の素子技術はスイッチング遅延が1ピコ秒にせまる高速なデバイスを実現しつつある。しかし従来の同期式プロセッサ回路はチップ全体へのクロック分配が必要であり、配線遅延の相対的な増大によるクロックスキューのため、こうした素子を活用できるような高速のクロックを用いることができない。素子の高速性を有効に活用する一つの方法は、プロセッサを非同期式回路で構成することである。非同期式回路は、同期式回路の設計にあるような論理設計とチップ設計の相互依存を排除でき、また、回路を拡張する場合のタイミング設計のやり直しも不要となり拡張性に富むといった利点を持つ。我々は文献で、非同期式制御回路の自動合成手法を提案した。本稿ではまずその概要について述べた後、データバスにおけるレジスタや演算回路の接続を合成する手順を示す。またこの手法を用いた合成システムを試作したので、その構成の概要について述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第46回, 号 ハードウェア, p. 135-136, 発行日 1993-03-01 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
