@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00122810,
 book = {全国大会講演論文集},
 issue = {ハードウェア},
 month = {Sep},
 note = {回路が微細化,大規模化するにともない,ゲート遅延に比べて配線遅延の占める割合が大きくなり無視できなくなってきている.要求遅延を越えていたり,要求遅延に近いバスのことをクリティカルバスといい,このようなバスが,存在すると,回路の正常動作が保証されない.クリティカルバスを効果的に見つける手法についてはさまざまな研究がなされている.クリディカルバスを減らすために,従来のレイアウト処理では,自動配置においてネットウェイト手法等により配線長を制御することで配線遅延最適化を行なっていた.しかしこのような方法だけでは回路が大規模化するにつれて多大な実行時間を必要とすることや配置位置の変更だけでは対処しきれない場合があり,問題があった.そこで我々は,レイアウトの途中で,タイミング最適化処理を繰り返すことなくタイミング制約を満たすために遅延短縮を目的とするECO(Engineering Change Order)処理の実験と評価を行なった.ECOとはバッファの挿入やセルの置き換え等,ネットリストの変更を伴うレイアウト変更のことである.タイミング制約を満たすためのECOを行なうには,クリティカルバス上のどの部分を処理対象とするのかどのような処理を行なうのかが問題となる.今回の実験は,処理対象部分の特定法について一つの解を与えるものである.実験では17kのSOGデータに対してセル置換処理を施し,レイアウト品質を落すことなく最大バス遅延を約8%短縮することができた.},
 pages = {85--86},
 publisher = {情報処理学会},
 title = {タイミング最適化ECOの実験と評価},
 volume = {第45回},
 year = {1992}
}