WEKO3
アイテム
HITAC M-880 命令プロセッサにおけるアドレス生成インタロックの高速化論理方式 : アドレスアダーバイパス方式
https://ipsj.ixsq.nii.ac.jp/records/120756
https://ipsj.ixsq.nii.ac.jp/records/120756b5135b68-8c85-4420-886c-fe98e243148b
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001341596.pdf (145.9 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1991-02-25 | |||||
| タイトル | ||||||
| タイトル | HITAC M-880 命令プロセッサにおけるアドレス生成インタロックの高速化論理方式 : アドレスアダーバイパス方式 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Address adder bypass logic : A Logic for minimizing address generation interlock delay in HITAC M-880 instruction processor | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| (株)日立製作所:中央研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所:中央研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所:中央研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所:中央研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所:中央研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所:神奈川工場 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Central Research Lab., Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Central Research Lab., Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Central Research Lab., Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Central Research Lab., Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Central Research Lab., Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| kanagawa Works, Hitachi, Ltd. | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | H I TAC M-880は、1990年代の大規模情報処理システムへのニーズに応えるために開発された新世代大型コンピュータである。ここでは、M-880の高速な命令プロセッサを実現するための論理方式技術のうち、アドレス生成インタロックを高速化するアドレスアターバイパス方式について述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第42回, 号 ハードウェア, p. 250-251, 発行日 1991-02-25 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
