@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00120090,
 book = {全国大会講演論文集},
 issue = {人工知能及び認知科学},
 month = {Feb},
 note = {我々は、ハードウェアの機能レベルの仕様から、回路規模と遅延時間に関する制約条件を満たす回路を生成する論理設計支援システムを開発している。与えられた制約条件に対して設計結果を評価し、違反が検出された場合、制約条件を満たすよう設計のやり直し(再設計)を行なう方式の研究において、論理式で表現する制約条件違反情報(NJ:Nogood Justification)を考案し、これを利用して再設計を実行するシステムを試作した。[1] 本稿では、この方式を並列処理システム上に拡張するための、並列協調方式を提案する。設計の流れを述べた後、並列協調方式について説明する。},
 pages = {239--240},
 publisher = {情報処理学会},
 title = {協調型論理設計エキスパートシステムco-LODEX : 概要},
 volume = {第42回},
 year = {1991}
}