WEKO3
アイテム
スーパスカラプロセッサにおけるレジスタ分割方式
https://ipsj.ixsq.nii.ac.jp/records/118005
https://ipsj.ixsq.nii.ac.jp/records/118005c31f63fa-8cea-4515-8b0c-54b73fa75a93
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
|
Item type | National Convention(1) | |||||
---|---|---|---|---|---|---|
公開日 | 1989-10-16 | |||||
タイトル | ||||||
タイトル | スーパスカラプロセッサにおけるレジスタ分割方式 | |||||
タイトル | ||||||
言語 | en | |||||
タイトル | Register Splitting for Superscalar Processors | |||||
言語 | ||||||
言語 | jpn | |||||
資源タイプ | ||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
資源タイプ | conference paper | |||||
著者所属 | ||||||
日本電気(株)C&Cシステム研究所 | ||||||
著者所属 | ||||||
日本電気(株)C&Cシステム研究所 | ||||||
著者所属(英) | ||||||
en | ||||||
NEC Corporation | ||||||
著者所属(英) | ||||||
en | ||||||
NEC Corporation | ||||||
論文抄録 | ||||||
内容記述タイプ | Other | |||||
内容記述 | RISCプロセッサを中心とした近年のスカラプロセッサの高速化に伴い、より高速なスカラ処理を目指して、命令レベルの並列性を利用したアーキテクチャが各所で検討されている。特に、所謂スーパスカラプロセッサはVLIWのように1サイクルに複数の命令を発行することができ、さらにオブジェクトレベルでの従来方式との親和性があることから注目されている。しかしながら、スーパスカラプロセッサでは複数の同時書き込みを可能とするレジスタセットを必要とし、また、実行時にデータ依存関係を解析していくための時間的コストが高いという問題点がある。本稿ではこれらを解決するためにレジスタ分割方式を提案し、その得失について評価する。 | |||||
書誌レコードID | ||||||
収録物識別子タイプ | NCID | |||||
収録物識別子 | AN00349328 | |||||
書誌情報 |
全国大会講演論文集 巻 第39回, 号 ハードウェア, p. 1898-1899, 発行日 1989-10-16 |
|||||
出版者 | ||||||
言語 | ja | |||||
出版者 | 情報処理学会 |