WEKO3
アイテム
AIプロセサのためのツインレジスタアーキテクチャ
https://ipsj.ixsq.nii.ac.jp/records/117918
https://ipsj.ixsq.nii.ac.jp/records/117918896fdaec-c284-4211-bdf1-361af607d40d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00003118254.pdf (201.3 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1989-10-16 | |||||
| タイトル | ||||||
| タイトル | AIプロセサのためのツインレジスタアーキテクチャ | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Twin Register Architecture for AI processor | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| (株)東芝 | ||||||
| 著者所属 | ||||||
| (株)東芝 | ||||||
| 著者所属 | ||||||
| (株)東芝 | ||||||
| 著者所属 | ||||||
| (株)東芝 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Toshiba corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Toshiba corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Toshiba corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Toshiba corporation | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 我々は、Prologのバックトラックを高速化するためにツインレジスタアーキテクチャを開発した。本アーキテクチャは、バットラック処理の本質であるレジスタ内容のスタックへの退避/復帰を高速に行なうメカニズムをサポートする。これまでに我々は高速AIプロセサIP704の開発を行なってきた。IP704は、WAM(Warren Abstract Machine)[WAMM]が提唱する命令セットを効率良く実行するプロセサである。我々はツインレジスタアーキテクチャの有効性を評価するために、これをIP704上に実現した。本報告ではツインレジスタアーキテクチャの概念,実現方法,評価結果について述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第39回, 号 ハードウェア, p. 1726-1727, 発行日 1989-10-16 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
