WEKO3
アイテム
論理認識の一手法
https://ipsj.ixsq.nii.ac.jp/records/116781
https://ipsj.ixsq.nii.ac.jp/records/1167816a6e4630-5de5-4418-9c44-09704f7b732e
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
|
Item type | National Convention(1) | |||||
---|---|---|---|---|---|---|
公開日 | 1989-03-15 | |||||
タイトル | ||||||
タイトル | 論理認識の一手法 | |||||
タイトル | ||||||
言語 | en | |||||
タイトル | A New Method for Logic Recognition from Layout Pattern | |||||
言語 | ||||||
言語 | jpn | |||||
資源タイプ | ||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
資源タイプ | conference paper | |||||
著者所属 | ||||||
(株)松下ソフトリサーチ | ||||||
著者所属 | ||||||
松下電器産業(株)半導体研究センター | ||||||
著者所属 | ||||||
松下電器産業(株)半導体研究センター | ||||||
著者所属 | ||||||
松下電器産業(株)半導体研究センター | ||||||
著者所属(英) | ||||||
en | ||||||
Matsushita Softresearch Inc. | ||||||
著者所属(英) | ||||||
en | ||||||
Matsushita Elec. Ind. Co., Ltd. | ||||||
著者所属(英) | ||||||
en | ||||||
Matsushita Elec. Ind. Co., Ltd. | ||||||
著者所属(英) | ||||||
en | ||||||
Matsushita Elec. Ind. Co., Ltd. | ||||||
論文抄録 | ||||||
内容記述タイプ | Other | |||||
内容記述 | 近年、VLSIの大規模、高集積化に伴い、設計精度の向上や設計期間の短縮が要求され、設計の自動化が進んでいるが、一方では、チップ面積の最小化等のため、設計の自由度を生かしたマニュアル設計が必要とされている。その結果、マニュアル設計固有の誤りの混入を避けることができない。そこで我々は、VLSIの設計ミスによる損失を回避することを目的として、レイアウト検証システムFRIEND(User FRIENDly Hierarchical VLSI Layout Verification System)を開発し、実品種に対して運用を行なっている。本稿では、今回新たに開発したFRIENDにおける論理認識の手法及び、適用結果について報告する。 | |||||
書誌レコードID | ||||||
収録物識別子タイプ | NCID | |||||
収録物識別子 | AN00349328 | |||||
書誌情報 |
全国大会講演論文集 巻 第38回, 号 ハードウェア, p. 1400-1401, 発行日 1989-03-15 |
|||||
出版者 | ||||||
言語 | ja | |||||
出版者 | 情報処理学会 |