VLSI配線の伝送線路特性を考慮した駆動力決定手法

• Item type: Journal(1)
• 公開日: 2002-05-15
• タイトル: VLSI配線の伝送線路特性を考慮した駆動力決定手法
• タイトル / 言語: en
• タイトル: Driver Sizing for High-performace Interconnects Considering Transmission-line Effects
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 特集：システムLSIの設計技術と設計自動化
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• その他タイトル / その他のタイトル: レイアウト設計
• 著者所属: 京都大学情報学研究科
• 著者所属: 京都大学情報学研究科
• 著者所属: 京都大学情報学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Informatics, Kyoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Informatics, Kyoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Informatics, Kyoto University
• 著者名: 土谷, 亮; 橋本, 昌宜; 小野寺, 秀俊
• 著者名(英): Akira, Tsuchiya; Masanori, Hashimoto; Hidetoshi, Onodera
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，伝送線路特性を持つVLSI配線を駆動するドライバ駆動力決定手法を提案する．回路規模の増大・動作周波数の高速化により，長距離配線におけるインダクタンスの影響が重要となっている．インダクタンスの影響が強い配線では伝送線路の特性を考慮する必要がある．VLSI配線では配線抵抗が無視できないため，抵抗による損失を考慮しなければならない．損失を考慮しなければ，信号の減衰によって十分な電圧を伝搬させることができない可能性がある．提案手法は損失を考慮して必要十分なドライバ駆動力を決定する．提案手法により，信号を電磁波の速度で伝搬できることを0.18μm--0.10μmプロセスでの回路シミュレーションによって確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In this paper, we propose a method for sizing CMOS gates that drive a long fat interconnect.In VDSM technologies, inductance of a long fat interconnect issignificant, and transmission-line effects have to be considered.The loss property, which is a characteristic of transmission-lines inVLSIs, is important because the propagation wave attenuates belowlogical threshold voltage.The proposed method resizes a driver considering the effects of lossytransmission-lines, such as reflection, attenuation.We experimentally verify that our method can realize the signal propagation at the velocity of electromagnetic wave without deteriorating waveform in 0.18μm--0.10μm processes.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 43, 号 5, p. 1338-1347, 発行日 2002-05-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764