{"created":"2025-01-18T23:56:13.893979+00:00","updated":"2025-01-21T06:22:14.214695+00:00","metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00114885","sets":["6504:7924:7935"]},"path":["7935"],"owner":"1","recid":"114885","title":["マクロブロックを含むスタンダードセル方式LSIの一括配線プログラム"],"pubdate":{"attribute_name":"公開日","attribute_value":"1986-10-01"},"_buckets":{"deposit":"61cacbb5-479d-496b-b0aa-65c3559074cc"},"_deposit":{"id":"114885","pid":{"type":"depid","value":"114885","revision_id":0},"owners":[1],"status":"published","created_by":1},"item_title":"マクロブロックを含むスタンダードセル方式LSIの一括配線プログラム","author_link":[],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"マクロブロックを含むスタンダードセル方式LSIの一括配線プログラム"},{"subitem_title":"The Development of a Routing System for Standard Cell ICs with Macros","subitem_title_language":"en"}]},"item_type_id":"22","publish_date":"1986-10-01","item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_22_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"株式会社 東芝 超LSI研究所"},{"subitem_text_value":"株式会社 東芝 超LSI研究所"},{"subitem_text_value":"株式会社 東芝 超LSI研究所"}]},"item_22_text_4":{"attribute_name":"著者所属(英)","attribute_value_mlt":[{"subitem_text_value":"Toshiba VLSI Research Center","subitem_text_language":"en"},{"subitem_text_value":"Toshiba VLSI Research Center","subitem_text_language":"en"},{"subitem_text_value":"Toshiba VLSI Research Center","subitem_text_language":"en"}]},"item_publisher":{"attribute_name":"出版者","attribute_value_mlt":[{"subitem_publisher":"情報処理学会","subitem_publisher_language":"ja"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/114885/files/KJ00001330506.pdf"},"date":[{"dateType":"Available","dateValue":"1986-10-01"}],"format":"application/pdf","filename":"KJ00001330506.pdf","filesize":[{"value":"167.7 kB"}],"mimetype":"application/pdf","accessrole":"open_date","version_id":"67bc138d-a37f-4c9a-9914-4b942b0eee75","displaytype":"detail","licensetype":"license_note"}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_5794","resourcetype":"conference paper"}]},"item_22_source_id_9":{"attribute_name":"書誌レコードID","attribute_value_mlt":[{"subitem_source_identifier":"AN00349328","subitem_source_identifier_type":"NCID"}]},"item_22_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"セミカスタムLSIの実現手段としてスタンダードセル方式が注目を集めている。これは、集積度・特性の向上、ROM・RAM等のマクロブロックを取り込めること、豊富なセルライブラリ、などの利点があるからである。マクロブロックを含むスタンダードセルのレイアウト方式には、(1)スタンダードセルの上位階層でマクロブロックを処理する階層的レイアウト方式と(2)スタンダードセルとマクロブロックとを一括してレイアウトする方式とがある。(1)の方式では、無効領域の発生に代表されるようにフロアプランの最適化がむずかしく、また階層間にまたがる配線に冗長性が生じやすいという問題がある。一方、(2)の方式では、一般にマクロブロックの配置位置に制限があるが、フロアプランの最適化が比較的容易でTAT短縮につながり、マクロブロックがチップ内に数個程度のLSIにおいては有利である。本報告では、(2)の方式による一括配線プログラムについてその手法、特徴を述べる。","subitem_description_type":"Other"}]},"item_22_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"2204","bibliographic_titles":[{"bibliographic_title":"全国大会講演論文集"}],"bibliographicPageStart":"2203","bibliographicIssueDates":{"bibliographicIssueDate":"1986-10-01","bibliographicIssueDateType":"Issued"},"bibliographicIssueNumber":"情報システム","bibliographicVolumeNumber":"第33回"}]},"relation_version_is_last":true,"weko_creator_id":"1"},"id":114885,"links":{}}