{"metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00114865","sets":["6504:7924:7935"]},"path":["7935"],"owner":"1","recid":"114865","title":["MOS論理回路のタイミングシミュレーションの一方法"],"pubdate":{"attribute_name":"公開日","attribute_value":"1986-10-01"},"_buckets":{"deposit":"daddfedc-44f9-4f87-89ab-6753dd673027"},"_deposit":{"id":"114865","pid":{"type":"depid","value":"114865","revision_id":0},"owners":[1],"status":"published","created_by":1},"item_title":"MOS論理回路のタイミングシミュレーションの一方法","author_link":[],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"MOS論理回路のタイミングシミュレーションの一方法"},{"subitem_title":"A Timming Simulation method of MOS Logical Circuits","subitem_title_language":"en"}]},"item_type_id":"22","publish_date":"1986-10-01","item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_22_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"防衛大学校"},{"subitem_text_value":"防衛大学校"}]},"item_22_text_4":{"attribute_name":"著者所属(英)","attribute_value_mlt":[{"subitem_text_value":"National Defense Academy","subitem_text_language":"en"},{"subitem_text_value":"National Defense Academy","subitem_text_language":"en"}]},"item_publisher":{"attribute_name":"出版者","attribute_value_mlt":[{"subitem_publisher":"情報処理学会","subitem_publisher_language":"ja"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/114865/files/KJ00001330486.pdf"},"date":[{"dateType":"Available","dateValue":"1986-10-01"}],"format":"application/pdf","filename":"KJ00001330486.pdf","filesize":[{"value":"172.2 kB"}],"mimetype":"application/pdf","accessrole":"open_date","version_id":"ef60294a-7bb5-4575-91c5-e1c72fbc30b6","displaytype":"detail","licensetype":"license_note"}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_5794","resourcetype":"conference paper"}]},"item_22_source_id_9":{"attribute_name":"書誌レコードID","attribute_value_mlt":[{"subitem_source_identifier":"AN00349328","subitem_source_identifier_type":"NCID"}]},"item_22_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"MOS論理回路の論理検証のツールとしてスイッチレベルシミュレータが注目されている。スイッチレベルシミュレーションは、MOSトランジスタをスイッチとして扱い論理を検証する方法である。スイッチレベルシミュレーションでは、MOS論理回路をスイッチが結合したスイッチネットワークとして扱いシミュレーションを行うために論理値やMOSトランジスタに強さを与えこの強さによってスイッチネットワークの論理を決定する方法が多く用いられている。このような中において論理値等に強さを与えず各MOSトランジスタ等を3ステートイベント法と呼ばれる方法によってイベントを管理し、これによってシミュレートする方法も提案されている。ここでは、3ステートイベント法によるシミュレーション方法において遅延を考慮したタイミングシミュレーションの方法について提案を行いこれを実現するためのシミュレータの構成法について述べる。この方法によれば簡単なタイムホイールでシミュレーション時間の制御が行えることも示す。","subitem_description_type":"Other"}]},"item_22_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"2162","bibliographic_titles":[{"bibliographic_title":"全国大会講演論文集"}],"bibliographicPageStart":"2161","bibliographicIssueDates":{"bibliographicIssueDate":"1986-10-01","bibliographicIssueDateType":"Issued"},"bibliographicIssueNumber":"情報システム","bibliographicVolumeNumber":"第33回"}]},"relation_version_is_last":true,"weko_creator_id":"1"},"id":114865,"updated":"2025-01-21T06:22:43.074999+00:00","links":{},"created":"2025-01-18T23:56:12.914488+00:00"}