| Item type |
SIG Technical Reports(1) |
| 公開日 |
2015-02-27 |
| タイトル |
|
|
タイトル |
自動並列化・低消費電力化された複数アプリケーションに対するマルチコア用ダイナミックスケジューリング手法 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Dynamic Scheduling Algorithm for Automatically Parallelized and Power Reduced Applications on Multicore Systems |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
省電力 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
早稲田大学理工学術院 |
| 著者所属 |
|
|
|
早稲田大学理工学術院 |
| 著者所属 |
|
|
|
早稲田大学理工学術院 |
| 著者所属 |
|
|
|
早稲田大学理工学術院 |
| 著者所属 |
|
|
|
富士通株式会社 |
| 著者所属 |
|
|
|
富士通株式会社 |
| 著者所属 |
|
|
|
早稲田大学理工学術院 |
| 著者所属 |
|
|
|
早稲田大学理工学術院 |
| 著者所属(英) |
|
|
|
en |
|
|
Faculty of Science and Engineering, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Faculty of Science and Engineering, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Faculty of Science and Engineering, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Faculty of Science and Engineering, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Fujitsu Limited |
| 著者所属(英) |
|
|
|
en |
|
|
Fujitsu Limited |
| 著者所属(英) |
|
|
|
en |
|
|
Faculty of Science and Engineering, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Faculty of Science and Engineering, Waseda University |
| 著者名 |
後藤, 隆志
武藤, 康平
平野, 智大
見神, 広紀
高橋, 宇一郎
井上, 栄
木村, 啓二
笠原, 博徳
|
| 著者名(英) |
Takishi, Goto
Kohei, Muto
Tomohiro, Hirano
Hiroki, Mikami
Uichiro, Takahashi
Sakae, Inoue
Keiji, Kimura
Hironori, Kasahara
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
本稿では，マルチコアを搭載したスマートフォン端末において，コンパイラにより自動並列化及び低消費電力化された複数のアプリケーションを実行する際に，全体の実行時間の短縮あるいは各アプリケーション毎に設定されたデッドラインを守りつつ電力削減を達成するダイナミックスケジューリング方式について提案する．本スケジューリング手法では，コンパイル時に指定した各アプリケーションの並列実行時の利用コア数に応じた実行時間や消費電力，及びデッドラインを用いて，3種類の方式に基づくスケジューリングを行う．ARM 4 コアの端末上で動画コーデックアプリケーションを対象に評価を行い，FIFO 方式と比べ速度向上率で 18.5％，電力削減率で -28.8％の結果が得られた． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
This paper proposes a dynamic scheduling algorithm for multiple automatically parallelized or power reduced applications on a multicore smart devices to gain higher performance and lower power comsumption within the application's deadline. This scheduling algorithm uses the information such as time, power, deadline and number of cores for each application, and is composed of three type of scheduling. Using media codec applications as a benchmark, the proposed scheduling gained 18.5% speedup and 28.8% power reduction compared to FIFO scheduling. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM）
巻 2015-SLDM-170,
号 34,
p. 1-6,
発行日 2015-02-27
|
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SLDM15170034.pdf (1.3 MB)
