@techreport{oai:ipsj.ixsq.nii.ac.jp:00112603,
 author = {有間, 英志 and 三輪, 忍 and 中田, 尚 and 中村, 宏},
 issue = {7},
 month = {Jan},
 note = {近年，不揮発性メモリや 3 次元積層技術等デバイス技術の進歩によって，これまで以上に大容量のメモリをオンチップに実装することが可能となりつつある．また，この様な大容量メモリをラスト・レベル・キャッシュ (LLC) として用いる利用法が提案され，大幅な性能向上が可能であることが示されてきた．しかし，これまでの大容量 LLC に関する先行研究では，TLB ミスペナルティの影響については，十分な考慮がなされてこなかった．LLC の大容量化に伴い，LLC 上に格納されたデータの内，当該ページアドレスが TLB 上に存在しないものの割合は増大する．その様なデータがアクセスされると TLB ミスが発生し，キャッシュもしくはメインメモリ上に存在する当該ページテーブルエントリへのアクセスが発生する．この TLB ミスペナルティの影響を削減することは，今後 LLC の大容量化がさらに進むにつれて極めて重要となる．そこで本研究では，大容量 LLC 上において，ページテーブルエントリを保持するラインの存在割合を最適化し，ページテーブルへのアクセスの殆どを LLC 上でヒットさせることによって，TLB ミスペナルティの削減を目指す．本稿では，これを行うためのキャッシュリプレイスメントアルゴリズムを検討し評価を行った．},
 title = {TLBミスペナルティ削減のための大容量LLCの利用法に関する初期検討},
 year = {2015}
}