WEKO3
アイテム
OSにおける割込み処理のオーバヘッドを軽減する一括割込み処理機構
https://ipsj.ixsq.nii.ac.jp/records/11100
https://ipsj.ixsq.nii.ac.jp/records/11100125b78ac-0960-4fb0-a838-10f5d57d50cb
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2003 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | Journal(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2003-11-15 | |||||||
タイトル | ||||||||
タイトル | OSにおける割込み処理のオーバヘッドを軽減する一括割込み処理機構 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Interrupt Packaging Mechanism to Reduce Overheads of Interrupt | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | 論文 | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
資源タイプ | journal article | |||||||
その他タイトル | ||||||||
その他のタイトル | システムソフトウェア要素技術 | |||||||
著者所属 | ||||||||
九州大学大学院システム情報科学研究院 | ||||||||
著者所属 | ||||||||
九州大学大学院システム情報科学府/現在,株式会社富士通研究所 | ||||||||
著者所属 | ||||||||
岡山大学工学部 | ||||||||
著者所属 | ||||||||
九州大学大学院システム情報科学研究院 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Information Science and Electrical Engineering, Kyushu University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Information Science and Electrical Engineering, Kyushu University/Presently with Fujitsu Laboratories, LTD. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Okayama University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Information Science and Electrical Engineering, Kyushu University | ||||||||
著者名 |
乃村, 能成
中島耕太
谷口, 秀夫
雨宮, 真人
× 乃村, 能成 中島耕太 谷口, 秀夫 雨宮, 真人
|
|||||||
著者名(英) |
Yoshinari, Nomura
Kohta, Nakashima
Hideo, Taniguchi
Makoto, Amamiya
× Yoshinari, Nomura Kohta, Nakashima Hideo, Taniguchi Makoto, Amamiya
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 近年,計算機の高性能化が著しく,それにともない計算機周辺の入出力装置の処理速度も向上してきている.また,計算機の取り扱うデータ量の増加により,入出力の頻度も増加してきている.入出力の頻度の増加は,割込み発生の回数の増加をともなう.このため,割込み処理のオーバヘッドを削減し,効率の高い割込み処理を実行する必要がある.そこで,我々は,割込み処理のオーバヘッドを削減する手法として,複数の割込みを一括処理する一括割込み処理機構を提案する.我々は,一括割込み処理機構をMyrinet(1.28 Gbps)通信用のNIC(Network Interface Card)からの割込み処理に対して設計,実装を行った.本論文では,一括割込み処理機構の設計について述べ,実現した一括割込み処理機構の基本性能,および,他の演算処理を並列に実行させた場合の相互影響について報告する. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | According to the increasing amount of data transferred betweencomputers and peripheral devices, the frequency of interrupts fromperipheral devices increases. Thus, efficiency of interrupt handling is one of the key issues torealize high performance computing environments. In order to reduceinterrupt overheads, we propose an interrupt packaging mechanismthat aggregates main handlers of a series of interrupts.We have designed and implemented an interrupt packaging mechanism forinterrupts from NIC (Network Interface Card) of Myrinet (1.28,Gbps).In this paper, we report design and implementation of an interrupt packagingmechanism, and our performance evaluation. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN00116647 | |||||||
書誌情報 |
情報処理学会論文誌 巻 44, 号 11, p. 2796-2805, 発行日 2003-11-15 |
|||||||
ISSN | ||||||||
収録物識別子タイプ | ISSN | |||||||
収録物識別子 | 1882-7764 |