@techreport{oai:ipsj.ixsq.nii.ac.jp:00107311,
 author = {佐々木, 沢 and 近藤, 正章 and 和田, 康孝 and 本多, 弘樹},
 issue = {12},
 month = {Dec},
 note = {Micron 社が中心となって開発を進めている次世代 3 次元実装メモリ Hybrid Memory Cube (HMC) は，シリアル通信を利用した高いデータ転送能力と低い電力消費が評価され，富士通の HPC 向けプロセッサ SPARC64 XIfx での採用が予定されている．しかし，従来に比べ性能あたりのメモリ容量が少ないことが課題である．HMC はロジックチップ内のスイッチを利用したメモリネットワークの構築が可能である．一方で，メモリネットワークにおいて CPU から距離が遠いメモリモジュールへのアクセス遅延が性能に及ぼす影響はまだ十分に解析されていない．本稿では，SPARC 64XIfx のメモリ接続構成を例に，HMC によるメモリネットワークの性能を評価する．また，距離の遠いメモリ上のデータを CPU 近傍の HMC モジュールにキャッシュすることでアクセス遅延を削減する手法を提案し，その効果を評価する．評価の結果，キャッシュ手法が性能向上に寄与する可能性があることを確認した．},
 title = {次世代3次元実装メモリのメモリネットワーク構成に関する初期検討},
 year = {2014}
}