ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2014
  4. 2014-SLDM-168

時間的三重化によるソフトエラー耐性向上の解析的評価

https://ipsj.ixsq.nii.ac.jp/records/107145
https://ipsj.ixsq.nii.ac.jp/records/107145
d09997d3-97a8-45f3-9965-9c9b79967652
名前 / ファイル ライセンス アクション
IPSJ-SLDM14168046.pdf IPSJ-SLDM14168046.pdf (471.8 kB)
 2100年1月1日からダウンロード可能です。
Copyright (c) 2014 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
SLDM:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2014-11-19
タイトル
タイトル 時間的三重化によるソフトエラー耐性向上の解析的評価
タイトル
言語 en
タイトル An analytic evaluation on soft error immunity enhancement due to temporal triplication
言語
言語 jpn
キーワード
主題Scheme Other
主題 フォールトトレラント
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
大阪大学工学部
著者所属
大阪大学大学院情報科学研究科/JST CREST
著者所属
大阪大学大学院情報科学研究科
著者所属(英)
en
School of Engineering, Osaka University
著者所属(英)
en
Dept. Information Systems Engineering, Osaka University / JST CREST
著者所属(英)
en
Dept. Information Systems Engineering, Osaka University
著者名 土井, 龍太郎

× 土井, 龍太郎

土井, 龍太郎

Search repository
橋本, 昌宜

× 橋本, 昌宜

橋本, 昌宜

Search repository
尾上, 孝雄

× 尾上, 孝雄

尾上, 孝雄

Search repository
著者名(英) Ryutaro, Doi

× Ryutaro, Doi

en Ryutaro, Doi

Search repository
Masanori, Hashimoto

× Masanori, Hashimoto

en Masanori, Hashimoto

Search repository
Takao, Onoye

× Takao, Onoye

en Takao, Onoye

Search repository
論文抄録
内容記述タイプ Other
内容記述 集積回路の微細化・高集積化に伴って,集積回路に発生するソフトエラーの発生頻度が上昇している.ソフトエラーは,集積回路の信頼性を低下させる一因となっており,誤作動が許されないアプリケーションでは,ソフトエラー考慮設計が必要となる.ソフトエラー耐I性向上技術の一つである空間的冗長化は,演算速度の低下が小さいことや実装が容易であることなどから広く研究され,実用化されている.一方,時間的冗長化も概念は広く知られた対策技術であるが,実用されている例が少なく,その有用性は十分に評価されていない.本稿では,時間的三重化を適用した回路について,ソフトエラー耐性向上を解析的に評価する.評価の結果,時間的三重化によって空間的三重化と同程度のソフトエラー耐性向上が達成できることがわかった.
論文抄録(英)
内容記述タイプ Other
内容記述 Chip-level soft error rate is increasing due to the device miniaturization and larger scale integration. Soft error is one of major factors that degrade the reliability of integrated circuits, and soft error aware design is demanded for applications that cannot allow any failures. As one of soft error countermeasures, spatial redundancy has been widely studied and adopted in real products because of the small speed overhead and the easiness of implementation. On the other hand, temporal redundancy, which is another well-known technique, is rarely adopted in practical applications and its usefulness is not quantitatively evaluated. This report analytically evaluates the soft error immunity enhancement thanks to temporal triplication. The evaluation result shows that the error rate reduction of the temporal triplication is comparable to that of the spatial triplication.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 研究報告システムとLSIの設計技術(SLDM)

巻 2014-SLDM-168, 号 46, p. 1-6, 発行日 2014-11-19
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-21 09:10:28.221323
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3