@techreport{oai:ipsj.ixsq.nii.ac.jp:00107137,
 author = {坂井, 靖文 and 柴崎, 崇之 and 壇上, 匠 and 山口, 久勝 and 森, 俊彦 and 小柳, 洋一 and 田村, 泰孝 and Yasufumi, Sakai and Takayuki, Shibasaki and Takumi, Danjo and Hisakatsu, Yamaguchi and Toshihiko, Mori and Yoichi, Koyanagi and Hirotaka, Tamura},
 issue = {38},
 month = {Nov},
 note = {データセンターに絶えず求められる計算能力向上への要求を満たすために，サーバ内やサーバ間のチップ間有線通信では 50Gbps 以上のデータレートが求められている (例:OIF CEI-56G-VSR)．本稿では，baud-rate クロックリカバリーを行う 56Gbps データ受信器フロントエンドについて述べる．データ判定用と位相判定用のコンパレータを共有して受信器フロントエンド・に使用するコンパレータの数を最小化し，消費電力を低減した．受信器フロントエンドには連続時間リニアイコライザ (CTLE) と1-tap speculative 判定帰還型等化器を用いた．作成した受信器は，データレート 56Gbps 動作時にピットエラーレート10-12 でタイミングマージン 0.4UI を実現した．また，電源電圧 0.9Ｖ で消費電力 177mW，占有面積 0.27mm2 を実現した．, To meet ever-increasing demands for computing power in data centers, data rates over 50Gbps/signal (e.g., OIF CEI-56G-VSR)will eventually be required in wireline chip-to-chip communications within and between servers. This paper shows a 56-Gb/s receiver front-end suited for baud-rate clock recovery. Sharing the comparators for the data decision and phase detection minimizes the number of comparators in the front-end and reduces the power consumption. The front-end has a continuous-time linear equalizer followed by a 1-tap speculative decision-feedback equalizer. The front-end operates at 56Gb/s with a bit error rate of less than 10-12 with a 0.4UI margin in the bathtub curve. It occupies 0.27mm2 and consumes 177mW of power from a 0.9-V supply.},
 title = {20-nm CMOSによる 1-tap DFE付56Gbpsデータ受信器},
 year = {2014}
}