@article{oai:ipsj.ixsq.nii.ac.jp:00010411,
 author = {山脇, 彰 and 岩根, 雅彦 and Akira, Yamawaki and Masahiko, Iwane},
 issue = {2},
 journal = {情報処理学会論文誌},
 month = {Feb},
 note = {キャッシュミスペナルティの隠蔽はプロセッサの性能向上にとって重要であり，多くの研究がなされてきた．一方，TSVM キャッシュはチップマルチプロセッサにおいて，プロセッサコア間の同期通信を共有変数の一貫性制御と同時に実現し，より効率的な並列処理の実現を目指す．TSVM キャッシュは，タスク，および，スレッド間でのエントリの有効利用を考慮し，アドレスではなくタスクIDとスレッドID からなるタグでラインを指定する．さらに，外部に特殊なメモリを必要としないように，TSVM キャッシュがキャッシングする同期付き共, To hide cache miss penalty is important for improving a performance of processors. On a chip窶杜ultiprocessor, the TSVM cache performs inter窶菟rocessor communication and synchronization simultaneously with coherence maintenance to make parallel processing mo},
 pages = {566--581},
 title = {チップマルチプロセッサの同期付きキャッシュメモリに対するミスペナルティ隠蔽機構},
 volume = {47},
 year = {2006}
}