{"updated":"2025-01-21T10:30:09.153255+00:00","metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00103196","sets":["1164:1579:7406:7675"]},"path":["7675"],"owner":"11","recid":"103196","title":["単一磁束量子回路を用いた超高速マイクロプロセッサの実現に向けて"],"pubdate":{"attribute_name":"公開日","attribute_value":"2014-09-29"},"_buckets":{"deposit":"cb11bb07-c99c-41f6-a2e7-5f2a180e2052"},"_deposit":{"id":"103196","pid":{"type":"depid","value":"103196","revision_id":0},"owners":[11],"status":"published","created_by":11},"item_title":"単一磁束量子回路を用いた超高速マイクロプロセッサの実現に向けて","author_link":["17","18"],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"単一磁束量子回路を用いた超高速マイクロプロセッサの実現に向けて"}]},"item_keyword":{"attribute_name":"キーワード","attribute_value_mlt":[{"subitem_subject":"ポスターのないポスターセッション","subitem_subject_scheme":"Other"}]},"item_type_id":"4","publish_date":"2014-09-29","item_4_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"九州大学"},{"subitem_text_value":"九州大学"}]},"item_4_text_4":{"attribute_name":"著者所属(英)","attribute_value_mlt":[{"subitem_text_value":"Kyushu University","subitem_text_language":"en"},{"subitem_text_value":"Kyushu University","subitem_text_language":"en"}]},"item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_publisher":{"attribute_name":"出版者","attribute_value_mlt":[{"subitem_publisher":"情報処理学会","subitem_publisher_language":"ja"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/103196/files/IPSJ-ARC14212006.pdf"},"date":[{"dateType":"Available","dateValue":"2016-09-29"}],"format":"application/pdf","billing":["billing_file"],"filename":"IPSJ-ARC14212006.pdf","filesize":[{"value":"113.7 kB"}],"mimetype":"application/pdf","priceinfo":[{"tax":["include_tax"],"price":"0","billingrole":"5"},{"tax":["include_tax"],"price":"0","billingrole":"6"},{"tax":["include_tax"],"price":"0","billingrole":"16"},{"tax":["include_tax"],"price":"0","billingrole":"44"}],"accessrole":"open_date","version_id":"43c8db82-ff4e-47ed-b5b0-ea78968db2c9","displaytype":"detail","licensetype":"license_note","license_note":"Copyright (c) 2014 by the Information Processing Society of Japan"}]},"item_4_creator_5":{"attribute_name":"著者名","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"津秦伴紀"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"井上弘士"}],"nameIdentifiers":[{}]}]},"item_4_source_id_9":{"attribute_name":"書誌レコードID","attribute_value_mlt":[{"subitem_source_identifier":"AN10096105","subitem_source_identifier_type":"NCID"}]},"item_4_textarea_12":{"attribute_name":"Notice","attribute_value_mlt":[{"subitem_textarea_value":"SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc."}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_18gh","resourcetype":"technical report"}]},"item_4_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"近年の CMOS マイクロプロセッサでは動作周波数が頭打ちとなっている．その理由は，動作周波数の向上による消費電力の増加が問題となるためである．今後この消費電力の壁を打ち破り，超高速動作が可能なプロセッサを実現することは必要不可欠となってくる．そこで発表者は，単一磁束量子 （SFQ: Single-Flux-Quantum） 回路に着目している．SFQ 回路は論理ゲート当たりの消費電力は CMOS 回路と比較して約 1/1,000 以下という超低消費電力性と超伝導状態による数 10～100GHz での動作といった高速性を兼ね備える．今までに設計されてきた SFQ マイクロプロセッサは，各パイプラインステージがマルチサイクル処理方式となる 5 段程度の命令パイプライン構造を採用している．その結果，パイプラインステージ単体では 25GHz での動作を実証しているものの，命令パイプライン全体としては 1.5GHz の動作速度に留まる．これは SFQ 回路の持つ高速性を十分に活かしきれていないことを意味する．そこで発表者は，SFQ 回路の特徴を活かした論理ゲートレベルでの命令パイプラインに着目している．これにより SFQ 回路が本来有する高速な動作を実現できる．このようなパイプラインの深化は，CMOS マイクロプロセッサでは消費電力の問題，ならびに，パイプラインレジスタ数の増加による面積増加の問題から適用できない．対して，SFQ 回路ではその低消費電力性と SFQ 回路は殆どの論理ゲートがラッチ機能を持つという特徴から前述の問題は回避できる．しかしながら，今まで CMOS マイクロプロセッサでゲートレベルまで深いパイプラインの検討がされてこなかった背景や SFQ 回路という特殊な回路を用いることで新たに生じる制約条件から，SFQ 回路を用いたゲートレベルパイプラインの実現可能性は未だ明らかでない．加えて，パイプラインを深化したことによるメモリアクセスペナルティや分岐ペナルティの増加が問題となる．そこで本研究ではゲートレベルパイプラインを採用した SFQ マイクロプロセッサのアーキテクチャ設計を行い，ゲートレベルパイプラインが実現できることを示す．さらに，ゲートレベルパイプラインにマルチスレッディングを適用することでペナルティ問題の解決を図る．本発表では提案アーキテクチャとマルチスレッディングを用いたペナルティ隠蔽手法の概要について述べる．","subitem_description_type":"Other"}]},"item_4_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"1","bibliographic_titles":[{"bibliographic_title":"研究報告計算機アーキテクチャ（ARC）"}],"bibliographicPageStart":"1","bibliographicIssueDates":{"bibliographicIssueDate":"2014-09-29","bibliographicIssueDateType":"Issued"},"bibliographicIssueNumber":"6","bibliographicVolumeNumber":"2014-ARC-212"}]},"relation_version_is_last":true,"weko_creator_id":"11"},"created":"2025-01-18T23:48:15.972556+00:00","id":103196,"links":{}}