WEKO3
アイテム
低電力プログラマブル遅延素子と遅延同期回路を用いた製造後クロックスキュー調整手法
https://ipsj.ixsq.nii.ac.jp/records/103156
https://ipsj.ixsq.nii.ac.jp/records/103156c5030280-a29c-4b00-8c6f-b13fbe636b92
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]()
2099年12月31日からダウンロード可能です。
|
Copyright (c) 2014 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
|
|
SLDM:会員:¥0, DLIB:会員:¥0 |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2014-09-25 | |||||||
タイトル | ||||||||
タイトル | 低電力プログラマブル遅延素子と遅延同期回路を用いた製造後クロックスキュー調整手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Low-power programmable delay element and clock skew tuning by delay locked loop | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
値 | 北九州市立大学大学院国際環境工学研究科情報工学専攻 | |||||||
著者所属 | ||||||||
値 | 北九州市立大学大学院国際環境工学研究科情報工学専攻 | |||||||
著者所属 | ||||||||
値 | 北九州市立大学大学院国際環境工学研究科情報工学専攻 | |||||||
著者所属 | ||||||||
値 | 北九州市立大学大学院国際環境工学研究科情報工学専攻 | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | Graduate School of Environmental Engineering, The University of Kitakyushu | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | Graduate School of Environmental Engineering, The University of Kitakyushu | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | Graduate School of Environmental Engineering, The University of Kitakyushu | |||||||
著者所属(英) | ||||||||
言語 | en | |||||||
値 | Graduate School of Environmental Engineering, The University of Kitakyushu | |||||||
著者名 |
室岡, 大二郎
× 室岡, 大二郎
|
|||||||
著者名(英) |
Daijiro, Murooka
× Daijiro, Murooka
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 微細化に起因する製造ばらつぎ問題の解決法として,プログラマブル遅延素子 PDE を利用して,チップ製造後に遅延ばらつきを調整するポストシリコンチューニングが知られている.まず本研究では,チャネル分割型 PDE を提案し,その低電力性について報告する.また PDE を伴うクロック木のモデルにおいて,チップ内部に遅延同期回路 DLL を組込み,製造後にチップ外部からフリップフロップ間のスキューを測定し,PDE を調整するため機構の提案し,シミュレーションにより検証する. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | For the manufacturing variability due to the miniaturization, the post-silicon tuning of the delay introducing programmable delay elements (PDEs) to mitigate the variability on the delay is prosiming. This paper presents a novel PDE based on the channel length decomposition technique, and reveals that it contributes to the low-power comparing with a conventioanl inverter-chain model. In addition, in a model of a clock tree along with the PDEs, we propose a mechanism for measuring a skew between a pair of filp-flops by introducing a DLL embedded inside the chip. As a result, we appropriately set the PDEs such that the clock tree becomes a zero-skew. The simulation results comparing with the conventional DLL tuning mechanism are also reported. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
研究報告システムとLSIの設計技術(SLDM) 巻 2014-SLDM-167, 号 3, p. 1-6, 発行日 2014-09-25 |
|||||||
Notice | ||||||||
値 | SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | |||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |