@techreport{oai:ipsj.ixsq.nii.ac.jp:00102262,
 author = {成子貴洋 and 平木敬},
 issue = {3},
 month = {Jul},
 note = {チップあたりのコア数が増加するのに伴ない，近年では従来のバスに代わり，コア間の通信基盤としてチップ上のインターコネクション・ネットワークである Network-on-Chip（NoC） を用いるのが一般的になっている．NoC はバスと比べ高いスループットを提供できるものの，コア数が大きくなるに伴いネットワークのサイズも大きくなるため，チップ全体の性能や消費電力に及ぼす影響も大きなものとなっている．NoC の性能を改善する一つの方法として，ルータのバイパスが提案されている．これは，パケットの中間ルータの非同期的な通過を可能にすることにより，ネットワークのレイテンシを削減する手法である．一方で，既存のルータ・バイパス法では消費電力の削減はほぼ得られないことが分かっている．そこで本研究では，高エネルギー効率ルータ・バイパス法 （EERB） を提案し，ルータ・バイパス法を性能改善だけでなく，消費電力の削減にも活用することを目指す．シミュレーションにより，EERB を用いることで，低レイテンシと低消費電力を同時に実現できることが示された},
 title = {高エネルギー効率ルータ・バイパス法（EERB）による省電力NoC},
 year = {2014}
}