FPGAを用いたメニーコア評価基盤の構築とNoC評価

泊 久信^{1,a)} 平木 敬^{1,b)}

概要:メニーコアプロセッサの現実的な振る舞いを観測し、よりコア数の多いメニーコアの設計手法を検 証するための評価基盤を構築した。プロセッサに実装されるコア数が大幅に増えたときに、合計命令ス ループットを最大限引き出せるようなプロセッサ機能およびチップ内のネットワークを設計する必要があ る。同時に、それらのプロセッサを互いに接続するネットワークも増加したコア数に対応できるような設 計である必要がある。シミュレーションベースの評価では、複数コアのエミュレーションを同期させる負 荷が大きく、これを軽減させるとシミュレーション結果が不正確になるという問題があった。これにに加 え、チップ内のネットワークが輻輳を起こすような状況では、シミュレーションによる性能予測が実機と 更に離れてしまう。本研究では、メニーコアプロセッサのチップ内およびチップ外のネットワークの実証 実験が可能な FPGA 基板を設計し、その上で動作する SH-2 命令セットのプロセッサを実装した。さらに、 このプロセッサを用いチップ内ネットワークの実験を行い、いくつかのトポロジの資源見積りを行った。

Design of FPGA-based Many-core Evaluation Platform and NoC Evaluation

HISANOBU TOMARI^{1,a)} KEI HIRAKI^{1,b)}

Abstract: We developed a platform for examining realistic behavior of many-core processor and verifying a design method that supports higher core count in a processor. Core functions and on-chip network design that can extract as much instruction throughput as possible is required. An interconnect between many-core processors also needs to scale to the higher core count. Evaluations based on simulated results are not always feasible for large number of cores. Synchronizations of emulated processor cores are one of the most time-consuming parts of the simulation, and accuracy of the simulation needs to be traded off for the simulation speed. In addition when the network congests the simulated performance is further inaccurate. On this paper we developed an FPGA board that we use to verify both on-chip and off-chip interconnects. We have implemented a processor with SH-2 compatible instruction set. Using the board and the processor, an on-chip network is evaluated, and resource usage for topologies of the on-chi network is measured.

1. はじめに

プロセッサ設計の観点では、マルチコア設計は、設計要素であるコアを複数並べることで設計と検証を実現可能な 複雑さに収めつつ、製造技術の向上により利用可能になっ たゲートを有効に性能として利用可能にした技術である。 現在、マルチコアプロセッサは 10 以下の非常に複雑なコ アを用いたものから、数 10 の単純化したコアを実装した ものまで存在する。少数の複雑なコアを並べたアプローチ は、シングルスレッドで既存製品より高い性能が要求さ れる携帯電話やパソコン向けの CPU の設計として使われ ている。多数の単純なコアを並べたものは、ネットワーク 製品の組み込み向けのものとして Tilera TILE-Gx (36 コ ア [5]), Cavium Octeon II (32 コア) が、サーバー向けとし て Oracle SPARC T4 (8 コア [4]) が、高性能計算向けとし

The University of Tokyo

^{a)} tomari@is.s.u-tokyo.ac.jp

 $^{^{\}rm b)}$ hiraki@is.s.u-tokyo.ac.jp

て Intel Xeon Phi (60 コア) が、研究用のものとして IBM Cyclops (64 コア [7]) が存在し、いずれもシングルスレッ ドの性能を多かれ少なかれ犠牲にしているものの、処理に よっては複雑なコアを少数並べた場合より高スループット な場合がある、といったものである。

メニーコアプロセッサの設計の要は、コアの複雑さと チップ内でのコアの接続方式である。コアの複雑さを決め ると、物理的な制約からチップ内に実装可能なコア数が決 まり、チップの最大命令スループットはコアあたりの命令 スループットをコア数倍したものになる。チップ内での コアの接続法式は、リングを用いる方式、メッシュを用い る方式などいくつかのトポロジが提案・実装されている。 ネットワークは、トポロジだけでなく、チップ内でメモリ のキャッシュコヒーレンシを保証するか、ディレクトリの 構成をどのようにするかといった選択肢もあり、これらに よって最大命令スループットからの性能劣化をいかに小さ くするかが課題である。現在のメニーコアプロセッサは、 チップ内のコアはすべて同じメモリ空間を見せ、ソフト ウェアからキャッシュコヒーレントに見せるためにハード ウェア資源を利用している。また、マルチスレッドなソフ トウェアも、チップ内のコアを結合する高速なネットワー クを利用したキャッシュ間のデータの共有は積極的には 行わず、共有データは外部メモリに書き出し、チップ内の ネットワークで実際にコヒーレンシが問題になるのは同期 の際が主である。

数千コアは現実的に予測されているほか [1]、半導体技術 の限界はまだはっきりとしていないが、少なくとも 10nm を切るところまでは、半導体技術の進歩は継続し、チップ のゲート数は増加し続けると予想される。その上で設計・ 検証を現実的な範囲に収めるために、チップ内のコア数が 数千から数万を越えるメニーコアを動作させる必要がある 可能性が高い。超メニーコアに最適なコアの複雑さ、現在 のプロセッサコアには存在しない高速化機能の研究が必要 である。チップ外のメモリやネットワークのバンド幅は、 Memory Wall [6] としていわれているように、プロセッサ の性能総計の向上に見合った向上は見込めないため、チッ プ内でのデータ共有の高速化が必要である。

従来の我々の超メニーコア研究は、シミュレータを用い て性能予測を行っていた [9]。シミュレータはシングルコ アやコア数が小さい場合有効に動作するが、コア数が多い 場合特有の困難が生じる。まず、性能の問題である。ホス トプロセッサのコアを使ってそれ以上の数のターゲット コアをエミュレートするわけだが、一定の間隔ですべての ターゲットコアを同期させる必要がある。ターゲットプロ セッサの命令実行だけをエミュレートする場合、ホストプ ロセッサのキャッシュが効きある程度の性能がでる。一 方、多数のターゲットスレッドの同期処理はホストマシン でのシミュレータのワーキングセットサイズを増大させ、

大幅に性能が低下する。同期間隔を粗くすることで性能は 大幅に改善するが、この場合一部のターゲットコアだけ処 理が先に進み、ターゲットコアで動くプログラムの挙動が 変わってしまう場合がある。シミュレーションの性能を大 幅に高速化させる他の手法として、トレースを用いること がある。トレースは、実機を用いるなどしてターゲットの プログラム実行させ、ターゲットで実行する命令アドレス やメモリアクセスを記録したもので、プロセッサのエミュ レーションをすることなく、評価したい手法に必要なデー タのみを用いて挙動を調べることができる。メニーコアの 場合、複数のコアがデータを共有し同期処理を行う。デー タには依存関係があり、あるコアの処理が終わって同期処 理が実行されるまで、もう一つのコアはあるデータを使っ て処理ができないことがある。以上の問題の他、複数ス レッドプログラムの正確なトレースの取得が困難であると いう問題もある。

チップ内ネットワークのシミュレーションも同様の問題 があり、特に有限な帯域を持つパスのシミュレーションを 正しく実装するのが困難である。輻輳が起きた場合の振る 舞いも、シミュレーションで起きているような振る舞いが 実際に起きるのか確証が持てないでいた。

以上の問題を解決し、超メニーコアプロセッサのコア、 チップ内ネットワークおよびチップ外ネットワークで実 証実験を行うため、我々は FPGA を用いたメニーコア実 験基板を製作した。また、この基板で各種メニーコアを実 装するための部品として、SH-2 互換命令セットを持つプ ロセッサを実装した。これらの要素を組み合わせチップ内 ネットワークを構成し、このネットワークの基本性能を評 価した。また、実際のハードウェアで実装した利点を生か し、各種ネットワークトポロジを実装した場合の資源量を 測定した。本論文では、まず基板の設計について紹介し、 次にプロセッサの設計とネットワークの概要、最後に評価 結果を記す。

2. 基板

今回のメニーコア実装実験の対象がオンチップおよびオ フチップのネットワークの実験のため、設計する基板に要 求されるのは、十分なコア数を実装することができるよう、 できるだけ大きな FPGA と、チップ外のネットワークの ための入出力である。また、ネットワークで複数の基板を 接続する実験も視野にいれているため、従来の基板で困難 だった多数の基板をケーブルが届く範囲に安全に設置でき る手法、および十分な FPGA の冷却が可能な設計が要求さ れる。FPGA については、Xilinx の Virtex-6 HXT シリー ズで規模が大きい XC6VHX565T を用いた。この規模の FPGA を実装した評価基板は種類が少なく、今回の我々の 要求を満たすものがなかったため、基板を設計する必要が あった。

構成の柔軟性のため、それぞれの基板に FPGA は1つ 実装した。これらの基板を任意数接続するためのネット ワークポートが必要になる。今回、Gigabit Ethernet では 遅く、通常の使い方では外部の MAC が必要になることか ら、SATA に準じる方式を用いることにした。SATA は半 二重で、Virtex-6 では 3 Gbps までのサポートになる。今 回、トランシーバーに入力するクロックを SATA 標準の 150 MHz から 156 MHz に変更したため、SATA ケーブルの 上のデータレートは 3.125 Gbps である。利用する FPGA と基板面積の制約により、24 ポートを実装した。SATA は 2対の差動信号ペアで構成されていて、FPGA と SATA コ ネクタの間には AC カップリング用のコンデンサを実装す るのみで済むほか、ケーブルが安価に入手可能である。こ のケーブルはすべてストレートケーブルのため、24 ポート の SATA コネクタは 12 本ずつ、ホスト側のピン配置のも のとデバイス側のピン配置のものに分かれている。

他に、コンソール用の RS-232C ポート、起動イメージ転 送用の Gigabit Ethernet、外部メモリとして 2 つの DDR3 SO-DIMM ソケット、およびデバッグ用の LED とスイッ チ類を実装した。基板のブロック図を図 1 に示す。

基板を SATA ケーブルの届く範囲で多数安全に実装す る方法として、MicroATX ケースを用いることができる ようにした。MicroATX ケースは小型の PC ケースとして 安価に入手可能で、この箱に基板を実装するためには基 板の大きさとネジ穴の位置を企画書の通りにする必要が あった。冷却対策として、IntelのLGA1155 と同じ位置に ヒートシンク固定用の穴を開け、PC 用のクーラーが利用 する電源供給用のピンを実装した。LGA1155 のクーラー も、PC の CPU 用として様々な種類のものが安価に入手 可能である。ただ、Intel の LGA1155 に CPU を実装した 場合と、Virtex-6 を基板にハンダ付けした場合では基板か らヒートシンクの距離が異なるため、高さの固定が容易に 行えそうなデザインのクーラーを選択する必要がある。具



図 1 製作した基板のブロック図



図 2 製作した基板の実装状況

体的には、プッシュピンではなくネジ固定式のもので、固 定金具の形状が単純なものを選択した。製造した基板に LGA1155 クーラーを実装し、MicroATX ケースに固定し た状態が図 2 である。

3. コア

メニーコアの構成要素であるコアとして、SH-2 命令セット [2] を持ったプロセッサを VHDL を用い実装した。本プロセッサの特徴は以下の通り:

- SH-2 命令セット (MAC 命令はエミュレータで対応)
- 5段パイプライン
- 254 レベルの割り込み、トラップに対応
- バスエラーからの復帰に対応(仮想メモリサポート)
- 命令・データ分離キャッシュ合計 2KB
- キャッシュは Direct-mapped, 16 bytes/line
- ライン単位で Write-back/Write-through, 書込禁止、 Cache 禁止指定可能

 バスコントローラは DMA/バスマスタ転送に対応 それぞれの特徴について以下で説明する。

我々は以前メニーコアのシミュレーションを 68000 と 8080, SH-2 命令セットを用い行ってきた [8]。68000 は当 初プログラミングの容易さと開発ツールの成熟度、および 機能の豊富さからシミュレーションに用いていたが、ハー ドウェアとして実装する際に FPGA では回路規模が大き くなりすぎる問題点が後から判明した。そのため、大幅 に単純化しコア数を増やした場合のメニーコアの振る舞 いを調査する意味で 8080 を、パイプライン化しコアあた りの処理性能を向上させたプロセッサとして SH-2 を用い てシミュレーションを行い、8080 については既にハード ウェア実装を行った。SH-2 は命令が 16 ビット固定長であ り、68000 と命令形式、ニモニックや一部命令のビット表 現が似ている点などから移行先として選択した。SH-2 は GCC/Binutils で対応しているため、アセンブラ・コンパ イラを新規に開発する必要がない。SH-2 の命令は 2 オペ ランドで、大半の命令はパイプラインで実装するのに適し たレジスタアクセスおよびメモリアクセスを行うが、メモ リロード命令はメモリアクセスを2回行い積和算を行い、 2つのポインタをインクリメントするという複雑な制御が 必要で、後述するバスエラーから復帰可能にする処理が複 雑になるため、ハードウェアでの命令サポートをしていな い。ただし、無効命令トラップハンドラにエミュレータを 記述することで、MAC 命令を含む命令列に変更を加える ことなく実行することは可能である。なお、MAC 命令は GCC 4.8.0を用いて Dhrystone V2.1をコンパイルした場 合、オブジェクト中には出現しない。

パイプラインは標準的な5段のパイプラインを実装した。 SH-2は命令デコードが重く、命令デコードの結果バブル を発生させ、命令キャッシュからの命令ストリームを一時 停止するパスがプロセッサ内でのクリティカルパスになっ ている。ポストインクリメントのロード命令はレジスタ書 き込みが2回発生するため、2サイクルで実行する。レジ スタファイルは2R1Wの構成にすることで、命令間のデー 夕依存性の解析回路を小さな規模を保っている。

割り込み・トラップについては、SH-2の割り込み処理で は、今後の研究で利用するバスエラー後のバスエラーを起 こした命令の再実行が不可能だったため、SH-2の割り込 み処理をベースにしつつ、これらの要求を実現するための 機能を実装した。割り込みベクタ表の先頭2ロングワード がリセット時のプログラムカウンタ(PC),スタックポイン タに割り当てられているため、これら2つを除いた254レ ベルを発生させることができる。なお、ベクタ・ベース・ レジスタ(VBR)を利用して割り込みベクタを移動するこ とが可能で、この場合先頭2レベルも含めた256レベルの 割り込みが利用可能になる。先頭14レベルは外部割り込 みで利用可能なほか、無効命令、バスエラーなどもの領域 に割り当てられている。トラップはこれ以降の割り込みレ ベルを利用することになる。

外部割り込み、トラップが発生した場合、実行中の命令 が終了次第割り込み処理に移る。これらの要因の場合、実 行中の次の命令から実行を再開すればよいため、スタック には次の命令のアドレスとステータスレジスタ(SR)を書 き込み、割り込みハンドラ終了時は rte 命令によりスタッ クに書き込まれた PC から実行を再開する。

命令アクセスまたはデータアクセスでバスエラーが発生 した場合、スタックにはバスエラーを発生させたアドレス、 バスエラーを発生させた命令のアドレス、SR を書き込む。 rte 命令が実行されるまでに OS によりページが補充され、 バスエラーを発生させた命令から再実行されることで、仮 想メモリやその他のページングを使った高速化手法が実装 可能になる。

SH-2本来の割り込み処理では、スタックには常に実行を 中断した命令の PC が記録され、rte 命令ではその次の命 令から実行を再開する。積和算命令のように2回メモリア クセスを行い、レジスタも2つのポインタと演算結果を更 新するような命令は、命令の再実行の点で困難を生じる。 命令を実行途中から再実行するには、MC68030のように 例外スタックにマイクロコードのステータスもダンプする などの工夫が必要になる。また、バスエラーを起こしたア ドレスが割り込みスタックに残らないため、MMU への状 況問い合わせが困難である。今回は MMU は実装していな いが、以上のようなコアのページング対応機能および後述 するキャッシュの制御信号のサポートにより、MMU の接 続が可能になっている。

命令・データキャッシュはそれぞれ1 KB ずつ、16 bytes/line の direct mapped で write-back 構成になって いる。SH-2 の命令セットは即値フィールドが小さく、32bit long word のロードは PC 相対でポインタを指定しロー ドすることが多い。この時指定される即値は、PC 相対で 指定可能なオフセットの大きさの都合により、その命令が 所属する関数の前後に書き込まれているコードをコンパイ ラは出力する。命令キャッシュのラインサイズを大きくす ると、このようなデータキャッシュにより取得されるバイ ト列が命令キャッシュにより多く存在することになり、命 令キャッシュの利用効率が低下する。オリジナルの SH-2 ではこのような問題からか命令・データキャッシュは統合 されている。今回のデザインでは、分離キャッシュにする ことでレイテンシを削減し、命令実行効率を高めている。 キャッシュラインサイズも 16 bytes/line と小さいため、命 令およびデータキャッシュの利用効率を著しく低下させ ることはない。キャッシュから外部のメモリへのアクセス は、外部に8バイトバスを用いる SO-DIMM が存在するこ とから、8-byteのバスを用いて行っている。

データキャッシュはページングおよびメモリ写像方式の オンチップネットワークに対応するため、各ラインにライ トスルー、キャッシュ禁止、書込禁止、バスエラーのステー タスを記録する。これらのステータスは外部メモリからの データ受信時に同時に受け取る。命令キャッシュは書き込 みはないため、バスエラーのステータスのみ存在する。こ れらのステータスは主にメモリ空間に配置されたデバイス を扱うために存在する。書込禁止及びバスエラーはページ ングや類似の機能を使った高速化の実装で使うために存在 する。バスエラーが起きた場合でも、バスエラーが起きた アドレスにプロセッサがアクセスするまで割り込み処理を 開始しないためにバスエラーはキャッシュされる。書込禁 止はライトバックキャッシュで書込保護を実現するために 必要なステータスである。これらのコアとキャッシュの機 能が存在するため、例えばソフトウェア・トランザクショ ナル・メモリを実装することが可能になる。

DMA/バスマスタ機能は、外部からの要求に応じてバス を明け渡す機能で、今回の実験ではネットワークインター フェースがバスマスタとしてローカルメモリとリモートメ モリ間で転送を実行する。この転送の最中でも、CPU は キャッシュの命令・データを利用して処理を進めることが できるようになっている。また、ネットワークで接続さ れた他の CPU から自分のローカルメモリへのアクセスが あった場合でも割り込み等で処理を中断する必要がなくな り、全体の性能向上に寄与している。

4. チップ内ネットワーク

チップ内ネットワークは、コアとそれぞれのコアに対応 したローカルメモリ、ネットワークロジックをあわせた単 位 PE を結合する。ローカルメモリは命令・データキャッ シュより下層に存在し、PE 内のコアおよびネットワーク を利用して PE 外からもアクセス可能になっている。今回 の研究では、ローカルメモリはコアあたり4 KB を実装し た。PE 同士を結合するネットワークは、以前の研究で提案 した方式を改良し、あるコアは直接接続されたコアのメモ リの一部を読み書きできるリフレクティブ・メモリ方式 [3] を利用した。メモリを共有するのは各ネットワークパスの 両端につながる2 つの PE のみなので、直接接続されてい ない PE にデータをやりとりするためには経路上の PE す べてでソフトウェアを用いてメモリブロックをリレーする 必要がある。

各 PE からは4 チャネルのネットワークバスを出し、次 数4までのネットワークで実験可能にした。それぞれの チャネルは CPU クロックに同期した動作をし、双方向で アドレス9ビット、データ幅64ビットの通信が可能になっ ている。このアドレスとデータ幅により、リモートのメ モリのウインドウは4 KB となる。今回の実装ではこれは 各 PE のローカルメモリのサイズと一致し、ローカルメモ リ全域がチップ内ネットワークに公開されることになる。 ローカルメモリはハードウェア資源の節約の目的でシング ルポートを利用しているため、4方向のリモートからのア クセスと CPU からのアクセスは排他的に行う必要がある。 今回の実装は CPU が最優先でバスを所有し、それ以外は ポート番号順に優先度が設定されているが、高負荷時に処 理がデッドロックしないようにするためには4つのネット ワークが公平にローカルメモリを占有する仕組みが必要で ある。

シミュレータのみで実験していた場合に問題にならな かったが、実機で実験する場合は初期化の方法を適切に作 る必要がある。外部からデータを読み込める PE は限定さ れるため、ロードしたプログラムを全 PE に分配し、その プログラムをそれぞれの PE で実行開始する必要がある。 そのため、このネットワークのチャネルには割り込みを発 生させる信号を追加してあり、隣接する PE からローカル メモリにプログラムを書き込んでもらい、終了したら割 り込みをかけて実行する方式を採用した。外部との通信



図 3 レイテンシ実験で用いた接続

のため、PE 番号 0 の CPU に MC6850 (ACIA) と同機能 の RS-232C コントローラと、Gigabit Ethernet インター フェースが接続されている。また、初期化用に PE 0 には モニタが書き込まれている ROM を接続した。これらの機 能を利用することで、実機で任意のプログラムを動的に読 み込むことが可能である。

5. 評価

5.1 ネットワークのレイテンシ

構成したネットワークのレイテンシを測定するため、複数個の PE をリングで接続し、リングを1週してデータが 戻ってくるまでの時間を測定した。使用したネットワーク の接続は図 3 に示す。通信プログラムはアセンブリで記 述し、CPU とネットワークの動作クロックは 50 MHz (20 ns)として測定を行った。リングに接続される PE 数を変 化させ、4 バイトのデータの送信処理を開始してからデー タを受信するまでの時間をプロットしたのが図 4 である。

平均すると 580 ns/hop であり、これは現在のメニーコ アに比べ大変遅い結果となっているが、これは CPU およ びネットワークの動作クロックが 50 MHz と通常のプロ セッサに比較し遅いからである。現状より動作速度を改善 できたとしても、FPGA では動作周波数をある一定以上上 げるのは困難である。サイクル時間とネットワークの遅延 時間で比較すると、現在のメニーコアで遅延が短い Tilera TILE-Gx36 が 1,200 MHz のクロックでチップ上の 36 こ あどこでも 70ns 前後の遅延となっているため、キャッシュ コヒーレントな共有メモリをすべてのコアで実現する場合 に比べ、隣接するコアとの通信以外は却って遅くなってい る。また、パス毎に数十 ns の遅延のばらつきがあるのは、



R) Ring



図 5 ハードウェア資源量測定で用いた接続方式

表 1	各トポロ	ジの FPGA	A 占有スライス数
Ring	Mesh	Torus	Shuffle Exchange
53,724	55,358	58,576	55,721

リモートのメモリを取得するタイミングとそのメモリがリ モートの CPU で取得されるタイミングの重なり方、およ び同期処理が行われ始める際の CPU の状態による。

5.2 各種トポロジでのハードウェア資源量

チップ内ネットワークのトポロジを変化させた際のハー ドウェア資源の使用量を測定するため、作成した基板で各 種トポロジの24コアのシステムを実装し、FPGAの使用 スライス数を比較した。図5が利用したトポロジの一覧 である。図中にPEから出る4本のネットワークバスのう ち何番目をどの方向に使用したか、ポート番号も併記し た。Xilinx ISE 14.4 を利用した結果のNumber of occupied slices の値を表1に示す。利用した XC6VHX565T の最大 スライス数は88,560 なので、スライス利用率はいずれの ネットワークの場合も6割前後である。

Shuffle Exchange で接続した場合でも、Torus で接続した場合に比べ資源使用率は低く、Mesh と同じレベルの資源で実現可能なことが分かる。Ring は資源使用率は最低になるものの、遅延時間を埋め合わせるほどの差はない。一

方、歩留まり向上のため製造不良のコアを簡単に無効化で きるのはこれらのネットワークの中では Ring のみである。

6. おわりに

シミュレータでは再現が困難な、メニーコアプロセッサ の正確な振る舞いを調べるため、評価基盤として大規模な FPGA を用いた基板およびその上で動作するメニーコア プロセッサを実装した。設計したチップ内ネットワークの 性能を現在のメニーコア製品と比較した結果、ソフトウェ アでデータをリレーする本研究の現在の実装が性能ペナル ティとなることが判明した。また、4種類のチップ内ネッ トワークのトポロジを FPGA で実装し、それぞれの資源 使用率を比較することで、ネットワークの複雑さが具体的 にどれだけのハードウェア資源の増加に寄与するか定量的 に評価した。Shuffle Exchange をチップ内ネットワークで 利用しても、Mesh と同じレベルの資源利用率のなること がわかった。今後、チップ内ネットワークのルーティング をハードウェアで実装し、チップ間を結合するネットワー クと協調動作させる必要がある。

参考文献

- Borkar, S.: Thousand core chips: a technology perspective, DAC '07: Proceedings of the 44th annual Design Automation Conference, New York, NY, USA, ACM, pp. 746–749 (online), DOI: http://doi.acm.org/10.1145/1278480.1278667 (2007).
- Hitachi America Ltd: SuperH RISC Engine SH-1/SH-2 Programming Manual (1996).
- [3] Lucci, S., Gertner, I., Gupta, A. and Hegde, U.: Reflective-memory multiprocessor, System Sciences, 1995. Proceedings of the Twenty-Eighth Hawaii International Conference on, Vol. 1, pp. 85–94 vol.1 (online), DOI: 10.1109/HICSS.1995.375406 (1995).
- [4] Shah, M., Golla, R., Grohoski, G., Jordan, P., Barreh, J., Brooks, J., Greenberg, M., Levinsky, G., Luttrell, M., Olson, C., Samoail, Z., Smittle, M. and Ziaja, T.: Sparc T4: A Dynamically Threaded Server-on-a-Chip, *Micro, IEEE*, Vol. 32, No. 2, pp. 8–19 (online), DOI: 10.1109/MM.2012.1 (2012).
- [5] Tilera Corporation: Tile Processor Architecture Overview for the TILE-Gx Series, No. UG130 (2012).
- [6] Wulf, W. A. and McKee, S. A.: Hitting the memory wall: implications of the obvious, *SIGARCH Comput. Archit. News*, Vol. 23, No. 1, pp. 20–24 (online), DOI: http://doi.acm.org/10.1145/216585.216588 (1995).
- [7] Zhang, Y. P., Jeong, T., Chen, F., Wu, H., Nitzsche, R. and Gao, G.: A study of the on-chip interconnection network for the IBM Cyclops64 multi-core architecture, *Parallel and Distributed Processing Symposium, 2006. IPDPS 2006. 20th International*, p. 10 pp. (online), DOI: 10.1109/IPDPS.2006.1639301 (2006).
- [8] 泊 久信, 平木 敬: コヒーレントでないメモリシステム へのアーキテクチャ支援, Vol. 研究報告 計算機アーキテ クチャ(ARC) 2010-ARC-190, No. 3 (2010).
- [9] 泊 久信,平木 敬:1600万計算コア超メニーコアアーキ テクチャのシミュレーション, Vol. 研究報告 計算機アー キテクチャ(ARC) 2012-ARC-201, No. 6 (2012).