

実時間分散ソフトウェアの可能性と公平性の検証

山根 智* 川平靖博* 翁 崇恩* 将 海雲+
*島根大学理学部情報科学 +元 南京通信研究所

実時間分散ソフトウェアではタイミング制約記述を含む可能性と公平性の検証の手法が必要である。しかし、従来の検証手法では可能性と公平性を同時に検証できる検証システムの研究事例はない。本稿では、以下の検証の手法により、可能性と公平性を効率的に検証できるシステムを開発した。

- (1)モデルチェックングと言語包含アルゴリズムを同時に実現して、タイミング制約記述を含む可能性と公平性を検証可能とした。
- (2)状態空間の組み合わせ爆発を回避するために、時間不等式手法を基礎として検証システムを構築した。

Verification of probabilities and fairness in real-time distributed software

Satoshi Yamane* Yasuhiro Kawahira* Suon Oh* Kaiun Chan+
* Dept. of computer science Shimane University +Nankin Communication Lab.

It is necessary to verify both possibilities and fairness including timing constraints in real-time distributed software. But the verification system, which can verify both possibilities and fairness, has not been proposed before. In this paper, we have developed the verification system, which can verify both possibilities and fairness based on the following methods.

- (1)Possibilities and fairness can be verified by both model checking and language inclusion algorithm.
- (2)Timing verification method is based on inequality method in order to avoid state explosion problem.

1. はじめに

航空機や通信機器などのような実時間分散ソフトウェアは、多くのプロセスが並行動作してタイミング制約が厳しい。つまり、プロセスの論理動作の正当性だけでなく、動作が正しいタイミングで行われるかどうかが非常に重要である。このために、タイミング制約記述を含む適切な仕様記述と検証の手法が必要である¹⁾。以下の本稿では、実時間分散ソフトウェアを対象として議論する。従来より、分散ソフトウェアの仕様記述手法としては、構造化分析やベトリネット、オートマトン、プロセス代数、時相論理、モードチャートなどが研究されている¹⁾。しかし、従来の仕様記述手法では、形式性の欠如や検証能力の欠如、記述能力の欠如などの問題点がある。

実時間分散ソフトウェアは時間グラフ²⁾や時間オートマトン³⁾で仕様記述できる。また、実時間分散ソフトウェアの検証のアプローチとしては、モデルチェックングや言語包含アルゴリズムがある⁴⁾。モデルチェックングはKripke構造(仕様)が時相論理式(検証仕様)を充足するかどうかを判定するものである。言語包含アルゴリズムは仕様のオートマトンが検証仕様のオートマトンに包含されるかどうかを判定するものである。しかしながら、従来の仕様記述と検証には以下の問題点がある。

- (1)検証時に大規模なリージョングラフ^{2), 3)}を生成する必要があり、計算時間やメモリ量のコストが大き過ぎる。
- (2)モデルチェックングは \forall (すべての計算パス)や \exists (ある計算パス)で充足されるといった可能性の検証はできるが、公平性の検証は完全にはできない²⁾。
- (3)言語包含アルゴリズムは公平性の検証はできるが、

可能性の検証ができない⁵⁾。

(1)を解決する手法としては、時間不等式による検証方式^{6), 7)}が提案されている。(2)と(3)により、可能性と公平性を検証できる実時間検証システムは存在しない。(2)に関しては、実時間制約のない場合、CTL*では $F^\infty p$ ($G F p$: infinitely often) や $G^\infty p$ ($F G p$: almost everywhere) により、公平性 ($\wedge_i F^\infty \text{executed}_i$) や弱公平性 ($\wedge_i F^\infty (\neg \text{enabled}_i \vee \text{executed}_i)$)、強公平性 ($\wedge_i (F^\infty \text{enabled}_i \rightarrow F^\infty \text{executed}_i)$) などが検証できる⁸⁾。しかし、実時間の公平性はモデルチェックングでは完全には検証できない²⁾。(3)に関しては、オートマトンでは $F^\infty p$ などが記述可能であり、言語包含アルゴリズムは公平性が検証できる⁹⁾。しかし、オートマトンでは \forall や \exists は検証できない。

本稿では、モデルチェックングと言語包含アルゴリズムによる検証を同時に支援するシステムを開発したので報告する。この検証システムにより、実時間分散ソフトウェアの可能性と公平性が同時に検証可能となった。また、状態空間の組み合わせ爆発を回避するために、時間不等式手法を基礎として実時間分散ソフトウェアを検証した。

以下の本稿は、2章では仕様記述手法を述べ、3章～5章では検証手法を提案する。6章では検証システムとその有効性を示す。最後に、7章ではまとめと今後の課題を示す。

2. 実時間分散ソフトウェアの仕様記述手法

実時間分散ソフトウェアは並行動作する複数のプロセスから構成される。各々のプロセスを時間Buchiオートマトン³⁾により記述して、システム仕様は時間

Buchiオートマトンの並行動作として表現する。

[定義 1] (時間Buchiオートマトン)

時間Buchiオートマトンは $(\Sigma, S, S_0, C, E, F)$ の 6つ組で定義される。

ここで、

Σ : 有限イベント集合

S : 有限状態集合

$S_0 \subseteq S$: 初期状態集合

C : クロックの有限集合

$E \subseteq S \times S \times \Sigma \times 2^C \times \Phi$ (C) : 時間付遷移関数

$F \subseteq S$: 受理状態集合

Φ (C) : クロック C のタイミング制約式 δ

δ はクロック集合 C と整数の時刻定数 d により帰納的に定義される:

$\delta := C < d \mid d < C \mid \neg \delta \mid \delta_1 \wedge \delta_2 \mid X := 0.$

イベント Σ によるオートマトンの無限の状態列

$\text{inf} (r)$ が $\text{inf} (r) \cap F \neq \emptyset$ ならば, $\text{inf} (r)$ は受理状態である。■

[定義 2] (システム仕様)

システム仕様はプロセスの並行動作で定義する。

$S = P_1 \times P_2 \times \dots \times P_n$

ここで、

S : システム仕様

P_i ($i = 1, \dots, n$) : プロセス仕様

\times : カルテジアン積 ■

[定理 1] (時間Buchiオートマトンの積演算閉包性)

時間Buchiオートマトンは積演算に関して閉包性がある。

(証明)

2つの時間Buchiオートマトン M_1, M_2 の受理言語し $(M_1), L(M_2)$ の積の演算

$L(M_1) \cap L(M_2)$

を受理する時間Buchiオートマトンが構成できる。これにより、時間Buchiオートマトンは積演算に関して閉じていることが証明できる。■

以上より、システム仕様は時間Buchiオートマトンで定義できる。

3. 検証手法の概要

可能性と公平性の概念を検証するために、検証手法はモデルチェックと言語包含アルゴリズムから構成する。検証手法は以下の手続きで構成する。

(1)まず、個々のプロセス仕様から積時間Buchiオートマトンを生成する。

(2)可能性の検証のときは、積時間Buchiオートマトンから時間Kripke構造を生成して、検証性質仕様はリアルタイム時相論理式で定義する。リアルタイムモデルチェックにより、時間Kripke構造がリアルタイム時相論理式を充足するかどうかを判定する。

(3)公平性のときは、検証性質仕様は決定性時間Mullerオートマトンで定義する。言語包含アルゴリズムにより、積時間Buchiオートマトンが決定性時間Mullerオートマトンに包含されるかどうかを判定する。

4. 可能性の検証手法

4. 1 時間Kripke構造の生成

モデルチェックをするためには、積時間Buchiオートマトンから時間Kripke構造を生成する必要がある。時間Kripke構造の生成は積時間Buchiオートマトンのタイミング制約が付いた枝を状態として各イベントを原始命題と見なすことにより実現できる¹⁰⁾。

[定義 3] (時間Kripke構造の構成)

時間Kripke構造は $T = (S', R', P', S_0')$ により以下のように定義できる。

(1) $S' = \{s, \delta\} \mid s \in S, \delta \in \Phi(C)\}$

(2) $R' \subseteq S' \times S'$

(3) $P' : S' \rightarrow 2^{\Sigma}$

(4) $S_0' = \{s_0, \delta_0\} \mid \delta_0: \text{全てのクロック変数がゼロ}\}$

ここで、 δ や Σ などの記号は [定義 1] と同様と同様である。■

4. 2 リアルタイム時相論理

検証性質記述言語としては、リアルタイム時相論理として TCTL(Timed CTL)²⁾ を考える。

[定義 4] (TCTLの構文)

TCTLの時相論理式 ϕ の構文を次のように帰納的に定義する:

$$\phi := a p \mid \neg \phi \mid \phi_1 \rightarrow \phi_2 \mid \exists \phi_1 U_{\sim c} \phi_2 \mid \forall \phi_1 U_{\sim c} \phi_2$$

ここで、 $a p \in A P$ (原始命題)

$c \in N$ (自然数)

~は二項関係く、 $\leq, =, \geq, >$

また、以下の時相表現も可能である。

(1) $\exists \Diamond_{\sim c} \phi = \exists (\text{true} U_{\sim c} \phi)$

(2) $\forall \Diamond_{\sim c} \phi = \forall (\text{true} U_{\sim c} \phi)$

(3) $\exists \Box_{\sim c} \phi = \neg \forall \Diamond_{\sim c} \neg \phi$

(4) $\forall \Box_{\sim c} \phi = \neg \exists \Diamond_{\sim c} \neg \phi$

ここで、

\Diamond : ある性質がいつかは成立立つ

\Box : ある過去の性質が常に成立立つ ■

具体的には、 $\exists \phi, U_{\sim c} \phi$ は次のように解釈される: ϕ が最後に成立してその間は ϕ が成立するような時間 c より小さいようなある計算パスが存在する。

4. 3 リアルタイムモデルチェック

リアルタイムモデルチェックはリアルタイム時相論理式の時間Kripke構造へのラベリングであり、タイミング制約を考慮する必要がある。本稿では、不等式手法とラベリングアルゴリズムの融合により、状態空間の組み合わせ爆発を抑制する。リアルタイムモデルチェックは以下の手続きで構成する。

(1)タイミング制約を考慮しないラベリングを行う。部分論理式をラベリングした状態列毎に以下の(2)~(4)を行う。

(2)各状態毎に成立するクロック制約により、DBM (Difference Bounds Matrices)⁶⁾ を生成する。

(3) Floyd-Warshallのアルゴリズムにより、正規形DBM⁷⁾ を求める。

(4) 状態遷移元と状態遷移先の正規形DBMのintersection⁷⁾ を生成して、クロック制約の到達関係をチェックする。もし、正規形DBMの間に到達関係があれば、該当のラベリング状態列は存在する。そうでなければ該当のラベリング状態列は存在しない。

まず、DBMを形式的に定義する。

[定義 5] (DBM(Difference Bounds Matrices))

DBMは各状態に成立するクロック制約割り当てのマトリックスである。クロック制約割り当ての形式は以下のとおりである。

$$t_i - t_j \leq d_{ij}$$

ここで、

t_i, t_j : クロック変数

d_{ij} : クロック定数

DBMの (i, j) 成分は d_{ij} である。

なお、仮想クロック $t_0 = 0$ と定義する。■

次に、クロック制約の到達関係の判定法を定義する。

[定義 6] (クロック制約の到達関係の判定)

状態遷移元と状態遷移先の正規形DBMのintersectionを生成して、クロック制約の到達関係をチェックする。

(1) Floyd-Warshallのアルゴリズムにより各状態の正規形DBMを求める。

(2) 状態遷移系列において、状態遷移元と状態遷移先の正規形(canonical form)DBMのintersectionを生成する。

$$\text{intersection DBM} = \min\{d_{ij}, d'_{ij}\}$$

ここで、

$[d_{ij}]$: 状態遷移元の正規形DBM

$[d'_{ij}]$: 状態遷移先の正規形DBM

(3) intersection DBMの正規形に負のパスが存在すれば到達関係を充足しない。負のパスが存在しなければ到

達関係を充足する。■

以下にリアルタイムモデルチェックングアルゴリズムを定義する。

[定義 7] (リアルタイムモデルチェックングアルゴリズム)

時間Kripke構造 $T = (S', R', P', S_0')$ を TCTLの時相論理式 ϕ でラベリングする。CTL¹¹⁾の場合と同様に、第1段階では ϕ の長さ1の部分論理式をラベリングして、第2段階では ϕ の長さ2の部分論理式をラベリングして、以下同様である。最後に、時相論理式 ϕ の長さの論理式をラベリングして終了する。初期状態が時相論理式 ϕ でラベリングされるならば、時相論理式 ϕ が充足されるとする。各部分論理式 ϕ_i に対するラベリングアルゴリズムは以下のように定義できる。

(1) $\psi = a p$ (原始命題) のとき

$\psi \in P'$ ($a p$)ならば、 ψ で T をラベリングする。そうでないなら $\neg\psi$ でラベリングする。

(2) $\psi = \neg\phi$ のとき

T を $\neg\phi$ でラベリングする。

(3) $\psi = \phi_1 \rightarrow \phi_2$ のとき

T が $\neg\phi_1$ または ϕ_2 でラベリングされれば ψ でラベリングする。そうでなければ $\neg\psi$ でラベリングする。

(4) $\psi = Q \phi_1 U_{-\leq 10} \phi_2$ (Q は \exists 又は \forall) のとき

T は ϕ_1 または $\neg\phi_1$ と ϕ_2 または $\neg\phi_2$ でラベリングされる。もし、 \exists の場合はある公平 (\forall の場合はすべての公平) な状態列 S'_1, S'_2, \dots, S'_n があり。

(a) S'_{i+1} ($1 \leq i < n$) が ϕ_1 でラベリングされる

(b) S'_{i+1} が ϕ_2 でラベリングされる。さらに、 ϕ_1 でラベリングされる可能性がある。

(c) $u_{i+1} = u \sim c$ が成り立つ (S'_{i+1} の時のクロック変数の割り当て)

(d) DBMが状態遷移関係を充足する

ときは、 T は ψ でラベリングされる。そうでなければ T は $\neg\psi$ でラベリングされる。ここで、 u はタイミング制約を計測するためのリセットされないクロック変数である。■

[例 1] (リアルタイムモデルチェックングの例)

TCTL式 $\forall p \cup_{\leq 10} q$ などの可能性の概念の検証を考える。TCTL式 $\forall p \cup_{< 10} q$ のラベリングアルゴリズムにより、図1(1)の時間Kripke構造が生成できたとする。次に、ラベリング状態列がタイミング制約を充足して状態遷移可能かどうかを検証する必要がある。まず、 $S_0 \rightarrow S_1 \rightarrow S_2 \rightarrow S_3$ の状態列が状態遷移可能かどうかを検証する。図1(2)のように各状態のDBMを作成する。次に、各DBMの正規形DBMを求めて到達可能解析を行なう。図1(2)に示すように、D3とD4のintersection DBMの正規形に負のバスが存在するためには、状態遷移関係 $S_2 \rightarrow S_3$ は状態遷移不可能なことがわかる。また、同様な手法により $S_0 \rightarrow S_4 \rightarrow S_5 \rightarrow S_6$ の到達可能解析を行うと、状態遷移可能であった。ゆえに、TCTL式 $\forall p \cup_{\leq 10} q$ は充足されない。しかし、TCTL式 $\exists p \cup_{< 10} q$ は充足される。■

5. 公平性の検証手法

5. 1 検証性質仕様記述言語

言語包含アルゴリズムでは、検証性質記述のオートマトンは補集合演算閉包性が必要となる。本稿では補集合演算閉包性を満たす決定性時間Mullerオートマトンを検証性質記述言語として考える。

[定義 8] (検証性質記述言語)


決定性時間Mullerオートマトンは (Σ, S, S_0, C, E, F) の6組で定義される。

ここで、

Σ : 有限イベント集合

S : 有限状態集合

$S_0 \subseteq S$: 初期状態集合



ここで、*:当該成分の不等式が存在しない

- (1)DBMによる到達可能解析の例
- (2)Example of reachability analysis by DBM

図1 リアルタイムモデルチェックングの例

Fig.1 Example of real-time model checking

C : クロックの有限集合

$E \subseteq S \times S \times \Sigma \times 2^C \times \Phi$ (C) : 状態遷移関数

$F \subseteq 2^S$: 受理状態集合のクラス

なお、 $|S_0| = 1$ であり、状態遷移は決定的である。

ここで、 $\Phi(C)$ はクロック C のタイミング制約式 δ であり、クロック集合 X と時刻定数 d により再帰的に定義される：

$$\delta := X < d \mid d < X \mid \neg\delta \mid \delta_1 \wedge \delta_2.$$

もし、走査列 r の無限な状態集合 $\text{inf}(r)$ が $\text{inf}(r) \in F$ ならば、走査列 r は受理列である。■

次に、決定性時間Mullerオートマトンによる公平性の記述を説明する。

[定義 9] (公平性の定義)

公平性は形式的に以下のように定義できる。

$$SF(L,U) = \begin{cases} \{\text{inf}(r) \mid \text{inf}(r) \cap L \neq \emptyset \rightarrow \text{inf}(r) \cap U \neq \emptyset\} \\ = \{\text{inf}(r) \mid \text{inf}(r) \cap L = \emptyset \text{ 又は } \text{inf}(r) \cap U \neq \emptyset\} \end{cases}$$

ここで、

$\text{inf}(r)$: 走査列 r の無限な状態集合

L : enabled条件を持つ状態集合

U : executed条件を持つ状態集合 ■

決定性時間Mullerオートマトンで公平性を記述するためには、 L と U の状態集合より $SF(L,U)$ を求めて受理状態のクラスを定義すればよい。

[例 2] (検証性質記述言語による公平性の記述例)

Kurshanの定義¹⁹⁾に従って、決定性時間Mullerオートマトンで公平性を記述する。

(1) infinitely often $x \rightarrow$ infinitely often $\neg x$

公平性のオートマトンは図2(1)で定義できる。次に、 $L = \{S_0\}, U = \{S_1\}$ と定義して受理状態のクラスを求める。

(a) $\text{inf}(r) \cap \{S_0\} = \emptyset$ のとき

$\text{inf}(r) = \{S_1\}$

(b) $\text{inf}(r) \cap \{S_1\} \neq \emptyset$ のとき

$\text{inf}(r) = \{S_1\}$ 又は $\{S_0, S_1\}$

以上より、受理状態のクラスは $\{\{S_1\}, \{S_0, S_1\}\}$ である。

(2) infinitely often $x \rightarrow$ infinitely often y

公平性のオートマトンは図2(2)のように infinitely often $x \rightarrow$ infinitely often $\neg x$ と infinitely often $y \rightarrow$ infinitely often $\neg y$ のオートマトンのカルテジアン積で

定義できる。次に、 $L = \{S_2, S_4\}$ $U = \{S_2, S_3\}$ と定義して受理状態のクラスを求める。

(a) $\text{inf}(r) \cap \{S_2, S_4\} = \emptyset$ のとき
 $\text{inf}(r) = \{S_1\}$ 又は $\{S_3\}$ 又は $\{S_1, S_3\}$

(b) $\text{inf}(r) \cap \{S_2, S_3\} \neq \emptyset$ のとき
 $\text{inf}(r) = \{S_2\}$ 又は $\{S_3\}$ 又は $\{S_1, S_2\}$ 又は $\{S_1, S_3\}$ 又は… $\{S_1, S_2, S_3, S_4\}$
以上より、受理状態のクラスは $\{\{S_1\}, \{S_2\}, \dots, \{S_1, S_2, S_3, S_4\}\}$ である。 ■




Fig.2 決定性時間Mullerオートマトンによる公平性の記述例
Fig.2 Example of fairness by deterministic timed Muller automaton

5. 2 言語包含アルゴリズム

言語包含アルゴリズムは、積時間Buchiオートマトンが決定性時間Mullerオートマトンに包含されるかどうかを判定する。まず、言語包含問題⁴⁾を定義する。

[定義1 0] (言語包含問題の定義)

言語包含问题是次のように定義できる。

$L(M_1) \subseteq L(M_2)$

また、これは以下と等価である。

$L(M_1) \cap L(M_2)^c = \emptyset$

ここで、

M_1 : 仕様の時間オートマトン

$L(M_1)$: 時間オートマトン M_1 の受理言語

M_2 : 検証性質記述の時間オートマトン

$L(M_2)$: 時間オートマトン M_2 の受理言語

なお、 $L(M_2)$ は検証コストの都合により、補集合演算閉包性が必要である。 ■

次に、言語包含問題の決定性に関する定理を以下に説明する。

[定理2] (言語包含問題の決定性)

決定性時間Mullerオートマトンとの言語包含问题是決定性手続きが存在する。

(証明)

時間Buchiオートマトンは積演算で閉じているので、システム仕様は時間Buchiオートマトンである。時間Buchiオートマトンと決定性時間Mullerオートマトンとの言語包含问题是決定性手続きが存在することが知られている³⁾。 ■

次に、時間Buchiオートマトンと決定性時間Mullerオートマトンの補集合との積時間オートマトンの生成を定義する³⁾。

[定義1 1] (積時間オートマトンの生成)

時間Buchiオートマトン ($\Sigma, S_1, S_{01}, C_1, E_1, F_1$) と決定性時間Mullerオートマトン ($\Sigma, S_2, S_{02}, C_2, E_2, F_2$) の補集合との積時間オートマト

ンを定義する。積時間オートマトンは $(\Sigma, S_1 \times S_2, S_{01} \times S_{02}, C_1 \cup C_2, E, F)$ で定義できる。すなわち、状態遷移関数 E は 2つの状態遷移関数の積であり、状態集合は $S_1 \times S_2$ である。また、初期状態は $S_{01} \times S_{02}$ であり、クロック変数は論理和 $C_1 \wedge C_2$ であり、クロック制約は論理積 $\delta_1 \wedge \delta_2$ である。ここで、2つのオートマトンの状態遷移を $< s_1, t_1, a, \lambda_1, \delta_1 >$ と $< s_2, t_2, a, \lambda_2, \delta_2 >$ とする。 s_1 は遷移元の状態であり、 t_1 は遷移先の状態である。 $a \in \Sigma$ であり、 $\lambda_1 \in C_1$ 、 $\lambda_2 \in C_2$ である。また、 δ_1 と δ_2 は各々のクロック制約である。 $E \subseteq < s_1 \times s_2, t_1 \times t_2, a, \lambda_1 \cup \lambda_2, \delta_1 \wedge \delta_2 >$ である。また、決定性時間Mullerオートマトンの補集合は受理状態集合の補集合なので、受理状態集合のクラス F は $F \times (2^{S_2} - F_2)$ である。 ■

言語包含アルゴリズムは積時間オートマトンの受理ループ発見問題に帰着させて、以下の手続きから構成する。

(1) ダイミング制約を考慮しない積時間オートマトンの受理ループ発見³⁾を Tarjan の深さ優先探索¹²⁾で行う。もし、受理ループが存在しなければ検証性質は充足される。もし、受理ループが存在すれば、モデルチェックキングの場合と同様な以下の(2)～(4)により到達可能解析を行って、受理ループの存在性を判定する。

(2) 受理ループの状態列に成立するクロック制約割り当てにより、DBM(Difference Bounds Matrices)⁶⁾を生成する

(3) Floyd-Warshall のアルゴリズムにより、正規形DBM⁷⁾を求める。

(4) 状態遷移元と状態遷移先の正規形DBMのintersection⁷⁾を生成して、クロック制約の到達関係をチェックする。もし、正規形DBMの間に到達関係があれば、該当受理ループは存在しない。もし、そうでなければ該当受理ループは存在する。もし、受理ループが存在しなければ検証性質は充足される。

次に、受理ループの発見アルゴリズムの概要を定義する。

[定義1 2] (受理ループの発見アルゴリズム)

```
program closedpath;
var counter: integer;    頂点の順序数
var i: integer;          /
/* 状態探索サブルーチン開始 */
procedure visit(v: vindex);    頂点のリスト構造
var z: vindex;           begin
begin
counter:=counter+1;
with vertex[v] do
begin seq:=counter; searching:=true; end;
for v' to始点とする辺各々について do
begin
z:=辺の行き先の頂点;
if vertex[z].seq=0
then visit(z);
else if vertex[z].seq>vertex[v].seq
else if vertex[z].searching
then
begin
if 受理条件を満たすか
then
受理状態列のDBMを作る
if DBMの到達可能性があるか
then
受理ループが存在する
end;
vertex[z].searching:=false;
end;
/* 状態探索サブルーチン終了 */
begin
/* 初期化 */
for i:=1 to n do
with vertex[i] do
begin seq:=0; searching:=false; end;
counter:=0;
/* 探索開始 */
initialization where 全クロックをゼロに割り当てる;
if vertex[1].seq=0 then
visit(1);
end.
```

ここで、言語包含アルゴリズムの例を示す。

[例3] (言語包含アルゴリズムの例)

仕様と検証性質仕様が各々図3(1)(2)で与えられた場合の言語包含アルゴリズムによる公平性の検証の例を示す。検証性質仕様はinfinitely often $a \rightarrow \infty$ infinitely often $\neg a$, すなわちinfinitely often $a \rightarrow \infty$ infinitely often c であることを意味する。仕様の受理状態集合は $\{S_0, S_1\}$ であり、検証性質仕様の受理状態集合のクラスは $\{\{P_1\}, \{P_0, P_1\}\}$ である。ゆえに、検証性質仕様の補集合の受理状態集合のクラスは $\{\{P_0\}\}$ である。

次に、図3(3)のように、仕様と検証性質仕様の補集合との積時間オートマトンを生成する。積時間オートマトンの受理状態集合のクラスは $\{\{S_0 \times P_0, S_1 \times P_0\}\}$ である。深さ優先探索により、積時間オートマトンの受理ループを探索すると、以下の受理ループが発見できた。

$$(S_0, P_0) \rightarrow (S_1, P_0) \rightarrow (S_0, P_0) \rightarrow \dots$$

次に、受理ループの到達可能解析により、受理ループが実時間制約を充足するかどうかを判定する。受理ループの到達可能解析の例を図3(4)に示す。まず、受理ループの各状態のDBMと正規形DBMを求める。次に、正規形DBMのintersectionを生成して、intersectionのDBMの正規形に負のバスが存在するかどうかを判定する。 $(S_1, P_0) \rightarrow (S_0, P_0)$ のintersectionのDBMは負のバスが存在しないので、上記受理ループは実時間制約に矛盾しないで状態遷移が発生する。以上より、受理ループは存在するので、検証性質仕様は充足されない。■




Fig. 3 Example of language inclusion algorithm

6. 検証システムと検証事例

6. 1 検証システム

本稿で説明した手法を支援する検証システムを実現した。検証システムは図4に示すようにコンパイラや時間Kripke構造生成器、言語包含検証器、モデルチェックカから構成して、各々約1kstep, 0.3kstep, 1kstep, 2kstepで実現した。コンパイラは実時間分散ソフトウェアの仕様から積時間Buchiオートマトンを生成する。時間Kripke構造生成器は積時間Buchiオートマトンから時間Kripke構造を生成する。言語包含検証器は積時間Buchiオートマトンが検証性質仕様（オートマトン）を充足するかどうかを検証する。モデルチェックカは時間Kripke構造が検証性質仕様（時相論理式）を充足するかどうかを検証する。

6. 2 検証事例

本稿では、イーサネットの検証を行った。

(1)仕様記述




Fig.4 Configuration of verification system

イーサネットのCSMA/CD¹³⁾はLANで広く使われており、以下の特徴を有する。送信局はデータを送信すると、チャネルの応答を感じる。もし、チャネルがアイドルならば送信局はデータを送信する。しかし、チャネルがbusyであったりデータが破壊したら、ある時間待って再送する。以上のイーサネットのCSMA/CDプロトコルは図5の時間オートマトンの積により仕様記述できる。




Fig.5 specification of ethernet

検証性質記述は公平性を決定性時間Mullerオートマトンで記述して、可能性をリアルタイム時相論理で記述した。検証性質記述を図6に示す。

(2)検証

検証システムに仕様と検証性質仕様を入力すると、検証結果が得られる。検証システムへの入力形式は仕様のテキスト形式であり、図7に例を示す。

検証コストは以下のように考えられる。言語包含アルゴリズムは深さ優先探索とDBMによる到達可能解析の融合であり、計算時間は O （オートマトンのノード数 + エッジ数）+ O （受理ループの状態数 × (DBMの大きさ)³）である。メモリ量は O （オート




図6 検証性質仕様
Fig.6 verification property specification

```

System specification ;
System configuration ;
  system=sender×receiver ;
Process specification(sender) ;
State definition part S0,S1,⋯,S5 ;
Event definition part send, tau, ready, cd, busy, begin, end ;
Initial state definition part S0 ;
State transition definition part
  S0→send, x=0→S1 ;
  S1→busy, x=0→S3 ;
  S1→cd, x=0→S6 ;
  ⋮
end ;
Process specification(receiver) ;
State definition part R0,R1,⋯,R3 ;
Event definition part begin, cd, ready, cd ;
Initial state definition part R0 ;
State transition definition part
  R0→ready→R0 ;
  R0→begin, y=0→R1 ;
  R1→cd, y≤5→R0 ;
  ⋮
end ;

```

図7 コンパイラへの入力データ例
Fig.7 Example of input data of compiler

マトンのノード数+エッジ数) + 0 (受理ループの状態数 (DBMの大きさ)²⁾ である。また、モデルチェックングはラベリングアルゴリズムとDBMによる到達可能解析の融合であり、計算時間は 0 (論理式の長さ× (時間Kripke構造のノード数+エッジ数)) + 0 (ラベリングの状態数× (DBMの大きさ)³⁾ である。メモリ量は 0 (時間Kripke構造のノード数+エッジ数) + 0 (ラベリングの状態数× (DBMの大きさ)²⁾ である。各々の状態数と状態遷移数は百程度であり、実用的なコストで検証できた。

7.まとめ

本稿では、実時間分散ソフトウェアを対象として、時間オートマトンによる仕様記述手法を採用して、モデルチェックングと言語包含アルゴリズムによる検証を同時に支援する検証システムを開発した。このシステムにより、実時間分散ソフトウェアの可能性と公平性が同時に検証可能となった。また、状態空間の組み合わせ爆発を回避するために、時間不等式手法を基礎

として実時間並行ソフトウェアを検証した。数百の状態数を持つ小規模の通信システムの実時間タイミング検証は実用的な検証コストで可能であることがわかった¹⁴⁾。大規模システムを検証するために、メモリ量の削減や状態空間の探索時間の削減が必要である。これらを解決するために、現在、我々は状態遷移関係をBDD表現する実時間シンボリック検証技術やヒューリックス検証技術を開発中である。

参考文献

- 1)Kavi K.M.:Real-time Systems,Abstraction,Language, and Design Methodologies,IEEE Computer Society(1992)
- 2)Alur R. Courcoubetis C. Dill D.:“Model-Checking for Real Time Systems”,Proc. 5th IEEE Symp. on Logic In Computer Science,pp.414-425(1990)
- 3)Alur R. Dill D.:“The theory of Timed Automata”,LNCS 600,pp.45-73(1992)
- 4)Alur R. Henzinger T.A.:“Logics and Models of Real Time:A Survey”,LNCS 600,pp.74-106(1992)
- 5)Alpren B. Schneider F. B. :“Verifying temporal properties without temporal logic”,ACM Trans. on Programming Languages and Systems,Vol.11,N0.1,pp.147-167 (1989)
- 6)Dill D.:“Timing assumptions and verification of finite-state concurrent systems”,LNCS 407,pp.197-212(1989)
- 7)Alur R. Courcoubetis C. Dill D. Halbwachs Wong-Toi H.:“An Implementation of Three Algorithms for Timing Verification Based on Automata Emptiness”,Proc. Real-Time Systems Symposium,pp.157-166(1992)
- 8)Emerson E.A. LEI C. :“Modalities for model checking;brancing time logic strikes back”,Science of computer programming 8,pp.275-306(1987)
- 9)Kurshan R.P.:Computer-aided verification of coordinating processes:The automata-Theoretic Approach,Princeton University Press(1994)
- 10)Hiraishi H.:“Design verification of sequential machines based on ϵ -free regular temporal logic”,Computer hardware description languages and their applications”, pp.249-263,Elsevier science publishers (1990)
- 11)Clarke E.M. Emerson E.A. Sistla A.P.:“Automatic Verification of Finite-State Concurrent Systems Using Temporal Logic Specifications”,ACM Trans. on Programming Languages and Systems,Vol.8,N0.2,pp.244-263 (1986)
- 12)Tarjan R.“Depth-first search and linear graph algorithms”, SIAM Journal of Computing 1(2),pp.146-160(1972)
- 13)IEEE ANSI/IEEE 802.3, ISO/DIS 8802/3. IEEE Computer Society Press(1985)
- 14)Yamane S.:“Formal timing verification techniques for distributed system”, Proc 5th IEEE Computer Society Workshop on Future Trends of Distributed Computing Systems, IEEE Computer Society(1995.8)(to appear)