

論理装置設計自動化に関する研究

水原 登 伊藤 誠 (山梨大学 工学部)

1. はじめに

近年、計算機が容易に利用でき、その汎用性は増大しているが、研究室等では特殊のインタ・フェース、あるいは簡単な処理装置の設計・製作が必要になることが少なくない。この論理設計・製作をすべて人手で行うと、単純なるミス(ICのピン間の誤り等)や、設計変更した場合の書類管理が十分でなく、無用の時間を費すことが多い。

そこで、我々は実験規模(IC換算して50~100で複数の基盤にまたがらない)程度の設計の自動化システムを生成し、その基本部分が完成し、インタ・フェース製作等に実際に適用して効果をあげたので紹介する。本システムは、適当な言語で装置を記述すると、最終的には、使用するIC名と、ICのピン間の接続関係を出力するもので、出力結果に基づき、ピン間の接続(電源ラインも含む)をすれば装置が製作できる。プログラムは主としてFORTRANで書かれ、ユーザ領域56KBのFACOM 270/30(補助記憶装置としてドラム、マガジン(小型MT)を使用)で実行される。

現在までに、ALERT, LDT, CDLさらに、我国でも、LDS, TBM, ADL等の設計言語が提案され、システムが試作されているが、大型の処理装置が必要であったり、SSI規模のICのみを利用していたり、IC間のピン接続という実装情報の生成までの一貫した処理がなされていない、等のため、我々の目的には合致していない。本システムは、上記高級言語の部分的実現というより、むしろ、文献米の設計システムの部分的拡張とも考えられる。

我々のシステムは、言語の記述能力自体は、上述の設計言語に比して負弱な点はあるが、実験規模(パッケージ単位)の論理装置を設計言語で記述すると、製作に必要な結線情報が得られること、さらに、利用していないI.C.(集積回路)の実装情報をシステムに登録するのみで、そのICが利用可能になる等の特徴をもつ。

* F.G. Linnemann, C.E. Minich: "Logic Design System",
Share IEEE D.A. Workshop, pp. 329-346, 1971.

2. システムの概要

システム全体は、図2-1に示すように、五つの処理部分からなっており、以下にその概要を述べる。

① コンパイラ

論理装置設計言語LORANで記述されたプログラムを解釈・整理し、以下の②, ③, ④各部に必要なデータを生成・ファイルする。同時に文法エラーのチェックも行う。

② 制御論理生成部

コンパイラから与えられた、シーケンスに関する情報(制御表)より、順序回路に相当する論理式を生成する。

③ 論理式の処理部

①, ②より得られた論理式を、それぞれ、NANDゲート, FF(フリップ・

フロップ)を用いたモジュール表現に変換する。

④モジュール実装情報作成部

NANDゲート, FF, その他のICの名前, 機能, ピンの接続状態, ピン数等をファイルに登録しておく, 実装を行う際のデータとする。現在, 約30種のICを登録しているが, 必要に応じて100種までの登録が可能である。また, 登録内容の変更, 削除も簡単に行なえる。

⑤実装部

本設計システムの最終段階で, ①, ③より得られたモジュール表現に, ④で得られた実装情報を参照して特定のIC, ピン番号を割付け, さらに入出力の負荷計算をした上で, 回路図に相当する結線表を生成する。

3. 記述言語

普通, 設計者が論理装置を設計する際には, 論理回路は論理式で, また順序回路はタイムチャート, ないしは, フローチャートで記述される場合が多い。一方最近の集積技術の進歩は著るしく, かなり複雑な論理機能をチップ上に集積することが可能になっている。

これらの背景により, 計算機システム全体を記述する設計言語の一步として, 任意の論理式を記述する論理処理文, フローを記述する制御文, SSI, MSI, LSI等の特殊機能を記述するモジュール文から構成される言語LORANを紹介する。

3.1 記述言語の構成

ここでは, LORANの構成をまず超言語で記述し, 以後, 各文の機能を順を追って示す。

A) 超言語による記述

LORAN言語をバックス記法を用いて示す。

(1) <LORAN記述> ::= <制御/論理処理部> <構造部>

(2) <制御/論理処理部> ::= BGN ⊔ CNT <装置名>

{ <制御文>
<論理処理文> } ...

END ⊔ CNT

BGN ⊔ CNT, END ⊔ CNTは, それぞれ, begin control, end controlを表わす。

(3) <構造部> ::= BGN ⊔ MD
 <モジュール文> ...
 END ⊔ MD

BGN ⊔ MD, END ⊔ MDは, それぞれ, begin module, end moduleを示す。

(4) <制御文> ::= <GO TO文> | <JOIN文> | <WAIT文> | <IF節>
 <GO TO文>

(5) <論理処理文> ::= <SET文> | <LET文> | <CNT文> | <IF節>
 <SET文> | <IF節> <CNT文>

(6) <IF節> ::= IF (<論理式>)

(7) <GO TO文> ::= GO TO [<ラベル名> ,] ...

- (8) <JOIN文> := JOIN <ラベル名>
 (9) <WAIT文> := WAIT (<論理式>)
 (10) <SET文> := SET <論理変数名> = <論理式>
 (11) <LET文> := LET <論理変数名> = <論理式>
 (12) <CNT文> := CNT [<制御変数名> ,]...
 (13) <モジュール文> := <機能名> ([<論理変数名> ,]... / [<論理変数名>]...)
 (14) <ラベル名> := <英字> | <ラベル名> <英字> | <ラベル名> <数字>
 (15) <論理式> := <項> | <論理式> + <項> | - <項>
 (16) <項> := <1次子> | <項> * <1次子>
 (17) <1次子> := <論理変数名> | (<論理式>)
 (18) <名前> := <英字> | <名前> <英字> | <名前> <数字>
 (19) <正論理変数名> := <名前>
 (20) <負論理変数名> := - <正論理変数名>
 (21) <論理変数名> := <正論理変数名> | <負論理変数名>
 (22) <制御変数名> := <名前>
 <機能名> := <名前>
 <装置名> := <名前>

以下<英字>、<数字>はFORTRANに準ずる。ただし、<モジュール文>の<機能名>は、3節d)で述べる。

B) 制御文

制御文は、処理の流れを記述するもので、並列処理や、待ち合わせ処理の記述を考慮した文が含まれている。ここでは、各制御文を例をあげながら説明する。

(1) GO TO文

例3-1) S1: GO TO S2, S3, S4

FORTRANと違って、ラベル名を複数並べることができ、制御パスを一ヶ所から複数に分岐できる。

(2) JOIN文

例3-2) ST JOIN S10

JOIN文は、必ずGO TO文と対になって使われ、この対により、FORK-JOIN型の並列処理を行なう。

(3) WAIT文

例3-3) 'WAIT (A * B)

この文は、待ち合わせ処理用に導入された文で、A * Bの値が1になると、次の文に制御を移すことを表わす。

(4) IF節

例3-4) 'IF (A + B) GO TO S1

括弧内の論理式であることを除けば、FORTRANと同様の機能である。

C) 論理処理文

論理処理文には、まず、任意の論理式を記述するために用意された文として、式の内容が特定のタイミングで実行されるSET文と、各タイミング毎に実行されるLET文の2種類がある。

例3-5) S2 'SET A = B + C (D + E)
 'LET A = B + C * D

SET文では、右辺の論理式がS2のタイミングで実行され、かつ、記憶される。これに対し、LET文では、単に右辺の論理式の値を左辺の論理変数に置き換えることを意味し、ハード的には、単なる組み合わせ論理回路となる。

論理処理文には以上の他に、制御変数の概念がある。これは、次項に述べるモジュール文と組み合わせると一つの意味をもつ。

例3-6) S3 CNT COUNT, SHIFT

この例では、ラベルS3に制御が移ると、制御変数COUNT, SHIFTを論理値1にし、つぎのタイミングには(つぎの文に制御が移るから)、COUNT, SHIFTの値を0にすることを示す。

D) モジュール文

<モジュール文>は、LORAN言語の特徴の一つで、ソフトウェアの面からみると、FORTRANの組み込み関数、あるいは、システムに登録されたサブルーチンと同様の機能をもっており、システムにそのICに関する実装情報の登録をすれば(図2.1の④参照)、LORANで再び定義することなしに利用できるようにしたものである。設計者はこれにより、ICの物理的な内部構造を知る必要もなく、提供された登録済みのICのマニュアルを手引きに、容易にICが組み込まれるのが大きなメリットである。

モジュール文は、機能素子単位に書かれた表現形式をとっており、各機能素子を暗箱と考え、各暗箱を

<機能名> (<入力1>, ..., <入力n> / <出力1>, ..., <出力n>)

の形で記述したものである。

例3-7) MD SR(D4, D3, D2, D1, SI, MC, SHIFT, LOAD / M4, M3, M2, M1)

これは、並列ロード機能をもった右シフトレジスタのモジュール文である。並列ロードするとき、MCを論理値1にし、LOADを1→0にすると、(D4, D3, D2, D1) → (M4, M3, M2, M1)なるロードを行なう。シフトを行なうには、MCを0にし、SHIFTを1→0にすると、(M4, M3, M2, M1) → (SI, M4, M3, M2) なるシフトが行なわれる。

また、制御変数文の例3-6)のSHIFTは、上のモジュール文中のSHIFTと同じ名前であるので、同一信号として扱われる。従って、ハードウェアの面から述べれば、制御変数SHIFTが1→0に変化する瞬間に、このシフトレジスタはシフトを行なうことになる。この例に限らず、<制御/論理処理部>と<構造部>との間、共通の変数名によって、情報のやりとりが行なわれることになる。

3.3 記述例

ここでは、乗算器を例にあげて、LORANの記述例を示す。乗算器は8ビットの乗算器で、乗算のフローを図3.1に示す。このフローに従って乗算器は図3.2のように記述できる。

4. 制御論理の合成

4.1 状態推移表の作成

図4.1は乗算器と処理した結果の状態推移表である。状態推移表は、LORANの記述から、制御の流れの情報のみと抽出し、表にまとめられるのであり、制御回路生成の際に使用される。

4.2 状態割当

現在、状態割当プログラムとしては、1)正方形法による状態割当、2)カウンタデコード法、3)1状態1桁割当法以上の種類が試されているが、本システムでは、指定の無い限り3)の方法を用いており、1)、2)はオプションとなっている。

図4.1に、3)による状態割当を施した結果、生成された論理式は、

$S1; MULTI, S2; S1 + S2 * -CE, S3; S2, S4; S3 * CE$
となる。ここで、代入演算子“;”は、SET文と同様右辺の値を左辺に記憶することを示す。

5. 論理式からモジュール文への変換

ここでは、以上の過程で得られた論理式を論理回路として実現するために、NANDゲートや、FFを用いたモジュール表現へ変換することを目的とする。

例5.1) $A = B + C(D + E)$ を分解すると次のようになる。

$$A = B + N1, \quad N1 = C * N2, \quad N2 = D + E$$

モジュール表現への変換は、これからNANDゲートを割り出す。

$$NAND2(-B, -N1/A), \quad NAND2(C, N2/-N1), \quad NAND2(-D, -E/N2)$$

この際、 $-B, -N1, -D$ に必要なインパルスは、この段階では生成されず、実装段階で最終的に必要なものをだけ生成することにより、冗長なインパルスの生成を防いでいる。論理段数の最小化をはかることにより、時間的遅れを少なくすると共に、パウメータによる指定入力以上の入力数をもつ項は、自動的に分解するように考慮している。以上の手続きにより、論理式はモジュール表現に変換され、モジュール表現ファイルに貯えられ、これでLORANで記述されたすべての情報は、モジュール表現に変換されたこととなる。




図3.1 乗算器のフロー

```

CONT INI
:BGN CNT (MULTI)
S1 :CNT RESET,LOADM,MCM
S2 :CNT COUNT
/ :IF(M1) CNT ADD,M CAB
S3 :CNT SHIFTA,SHIFM
/ :IF(-CE) GO TO S2
S4 :END CNT
:BGN MD
:MD COUNT16(COUNT,C1,RESET,T/CE,*,*,C1)
:MD AD(A4,A3,A2,A1,R4,R3,R2,R1,GND/AD4,AD3,AD2,AD1,CO4)
:MD AD(A8,A7,A6,A5,R8,R7,R6,R5,CO4/AD8,AD7,AD6,AD5,*)
:MD SR(D8,D7,D6,D5,GND,MCM,SHIFTM,LOADM/*,*,*,M5)
:MD SR(D4,D3,D2,D1,M5,MCM,SHIFTM,LOADM/*,*,*,M1)
:MD SR(AD4,AD3,AD2,AD1,A5,M CAB,SHIFTA,ADD/A4,A3,A2,A1)
:MD SR(AD8,AD7,AD6,AD5,GND,M CAB,SHIFTA,ADD/A8,A7,A6,A5)
:MD SR(T,T,T,T,A1,GND,SHIFTA,T/B8,B7,B6,B5)
:MD SR(T,T,T,T,B5,GND,SHIFTA,T/B4,B3,B2,B1)
:MD EXT(T,0,R8,1,R7,2,R6,3,R5,4,R4,5,R3,6,R2,7,R1,8,
1D8,9,D7,10,D6,11,D5,12,D4,13,D2,14,D2,15,D1,16,MULTI,17/
1A8,18,A7,19,A6,20,A5,21,A4,22,A3,23,A2,24,A1,25,B8,26,
1B7,27,B6,28,B5,29,B4,30,B3,31,B2,32,B1,33,S4,34)
:END MD
:LORAN END
  
```

図3.2 乗算器の記述

図4.1 乗算器の状態推移表

CONT		
ASTML	TCOND	PSTML
S 1	1	S 2
S 2	1	S 3
S 3	- C E	S 2
S 3	C E	S 4

6. 実装自動化システムのみりまし

本システムの主フローを図2.1に示す。実装設計を行う前に、各論理機能素子（ゲート、FF、カウンタ、メモリ等）のモジュール表現を定め、その実装情報を同図①の登録編集システムを用いてファイルしておくことが必要である。逆に言えば、登録さえしておけば、実装システムの変更ほしに、任意のICの論理機能を利用できる。

設計者は、登録されたモジュール表現にしらびがって、任意の論理システムを記述し、カードにパンチする。その後の処理は、実装設計プログラムが自動的に進行する。システムは、必要ならばインバータ（NOT素子）を追加し、ICおよびピンを割り付け、負荷解析の結果と共に、ICのピン間の結線表を出力する。

7. モジュール表現

モジュール表現には、論理機能を記述する論理モジュール表現と、外部端子を示す特殊モジュール表現がある。今後、特にことわらば限りモジュール表現といえば、論理モジュール表現を示すものとする。

7.1 論理モジュール表現

モジュール表現は一般に

$\langle \text{機能名} \rangle (\langle \text{入力変数リスト} \rangle / \langle \text{出力変数リスト} \rangle)$

の形で記述される。簡単なため例をあげて説明する。

例として非同期入力の同期化回路をあげる。ASYINが非同期入力、SYOTが同期化出力、CLは同期クロックである。この回路を、モジュール表現すると次のようになる。

FF(ASYIN, -ASYIN, CL, T, T/*, -FFA)

NAND2(ASYIN, -FFA / KB)

FF(-KB, KB, CL, T, T/SYOT, -SYOT)

FFは、リセット、クリア入力付きのJ-Kマスタースレーブ型FFであり、入力変数リストは左からJ、K、フリップ、リセット、クリアであり、出力変数リストはQ、-Qを示す。ここで変数の前の“-”は、論理否定を示す。NAND2は2入力NANDを示す。また、Tは論理値“1”を、*は必要としない出力変数を示す。

7.2 擬似モジュール表現

擬似モジュール表現は、実装に必要な情報を、モジュール表現と類似した形で記述するもので、現在、 $\langle \text{外部端子記述} \rangle$ と、 $\langle \text{テスト端子記述} \rangle$ の2つが用意されている。記述形式を次に示す。

EXT($\langle \text{入力端子リスト} \rangle$ / $\langle \text{出力端子リスト} \rangle$)

$\langle \text{入力端子リスト} \rangle ::= \{ \langle \text{入力変数} \rangle, \langle \text{端子番号} \rangle, \dots \}$

$\langle \text{出力端子リスト} \rangle ::= \{ \langle \text{出力変数} \rangle, \langle \text{端子番号} \rangle, \dots \}$

$\langle \text{EXT文} \rangle$ は、特定の变数が外部より(に)接続されることを示すと共に、基板上のピン位置を設計者が指定するのに用いる。 $\langle \text{端子番号} \rangle$ は整数を用いて指定する。これは、複数の基板にまたがるシステムを製作するとき、外部端子の位置をそろえるために用いる。 $\langle \text{テスト端子記述} \rangle$ も同様であり、

TEST($\langle \text{入力端子リスト} \rangle$ / $\langle \text{出力端子リスト} \rangle$) と記述する。

8. モジュール表現の実装情報の登録

8.1 実装情報の記述形式

モジュール表現で記述されたシステムを物理的に実現するためには、モジュール表現の論理機能を実現するデバイス（IC）を選択し、そのICの仕様にしたがって、必要な結線を行わなければならない。そのためには、①、ICの選択、②、ICの物理的付形、③、電源 ④、モジュール文の各変数に対するピン番号と、FAN-IN, FAN-OUTの大きさ等の情報が必要である。以下、例をあげて記述形式の説明を行う。

例 8.1) 2入力 NAND 素子の実装情報

```

'BEGIN MODULE (1)
'LEVEL 0 (2)
'MODULE NAND2(A, B / C) (3)
'NAME SN7400 (4)
'SIZE 14 DIP (5)
'POWER (7, GND, 12 / 14, +5V, 12) (6)
'PINCN (1.1, 2.1 / 3.10) (4.1, 5.1 / 6.10) (7)
1 (10.1, 9.1 / 8.10) (13.1, 12.1 / 11.10) (8)
C QUAD 2 INPUT TTL NAND GATE (9)
C COST 100 YEN (10)
'END MODULE (11)
    
```




図 8.1 SN7400
ピン接続図

この例は、2入力 NAND を 4 個実装した T.I. 社の IC, SN7400 を用いて、モジュール NAND 2 の実装情報を記述した例である。記述は、BEGIN MODULE で始まり、END MODULE で終了する。第 2 行目の LEVEL 0 は、このモジュールが基本素子であることを示す。

第 3 行目は MODULE 文である。NAND 2 の機能名、A, B が入力、C が出力である。

第 4 行目は NAND 2 の論理機能を実現する IC の型番であり、製作、または、発注するときの資料となる。

第 5 行目は IC のパッケージ型式を示し、例の場合は、14 ピンの Dual In Package であることを示す。

第 6 行目は IC の電源と、必要な容量を示す。例の場合は、7 ピンを接地 (GND) し、14 ピンに +5V の電圧をかけ、それぞれの使用電流は 12mA であることを示す。

第 7, 8 行は、MODULE 文の変数名と、IC のピン接続との対応関係を示す。第 7 行の (1.1, 2.1 / 3.10) は、1 ピン、2 ピンがそれぞれ入力で、入力電流は 1 単位電流であり、また、3 ピンは出力で、許容電流は 10 単位電流であることを示している。各ピンの記述順序は並びに個数は、第 3 行目の MODULE 文と一致させる必要がある。SN7400 の場合、2 入力 NAND 素子 4 個が 1 つのパッケージにまとめられており、それらは PINCN 文として 1 つの文に記述される。参考のため、SN7400 のピン接続図を図 8.1 に示す。

8.2 実装情報の登録システム

実装情報登録プログラムは、カードから実装情報記述を読み取り、それを内部表現に変換して、マガジンに貯えるのが主機能であるが(図 2.1)、その他の機能

として次のものがある。

- 1) 文法誤りのチェック --- 各文の順序・形式、また、モジュール文とピン接続文との対応等についてチェックを行なう。
- 2) 重複登録のチェック
- 3) 編集 --- 登録内容の変更、削除、修正を行なう。
- 4) 一覧表の作成 --- 図8.2にモジュール登録表の二部を示す。同図において、NOはモジュール番号、R/Nは、実装設計時に、マカザンのドットに転送される際の転送先アドレスを示す。

9. 実装設計の概略

9.1 内部形式への変換

モジュール表現は、VNTと呼ぶ変数名表と、CNTと呼ぶ接続表に分解して主記憶に記憶される。VNTは、変数名とCNTへのポインタから構成される。CNTは、モジュール表現を記憶するもので、モジュール名は番号(図8.2)で、変数名はCNTのポインタで記憶する。1つのモジュール表現は、シーケンシャルに記憶されるが、モジュール間、および、異なるモジュールに現われる同一変数名は、CNT上でリンク構造で結びつける。また、CNTにはICおよびピン割り付け結果、さらに、各ピンのロード・ソース電流値等も記憶される。これらの値の記憶には、1語(2バイト)を用いる必要があるのでパッパして記憶するため、1変数当りに3語のメモリを必要とするのみである。

9.2 インバータの追加

モジュールの入出力変数には、 \langle 変数名 \rangle という形の許されており、これは \langle 変数名 \rangle の論理否定を示す。この場合、たとえば入力変数に $\neg A$ があり、出力には A のみが存在する(あるいは、その逆)とき、NOT素子(インバータ)INV($A/\neg A$)というモジュール表現を追加する必要がある。このステップで、変数名表と接続表を調べ、必要があればインバータと接続表に追加する。インバータの決定と論理設計終了後に自動的に行なうことにより、冗長なインバータの使用を避けることができる。

9.3 ICおよびピン割り

この手続は実装段階の要軸となる。ここで行なうことは、まず、図2でマカザンに記憶された実装情報をドットに読み込み、CNTとVNTに展開されたモジュール文をつぎ合わせ、対応するICと、ピン番号を割り付けることである。

本システムで採用した割り付け手続は、モジュール毎に実装情報を読み出し、対応するICを決定し、そのICをモジュール割り付け表(MASMT)に登録する。1つのICが複数個のモジュールを実装している場合、まず、最初のモジュールのピン群を割り当てる。次のモジュール表現で、再び同じモジュールの下に来たら、2番目の実装モジュールのピン群を割り付ける。

モジュールの名前と、実装情報のドット上の位置を記憶したモジュール表(MD-LT)は主記憶上にソートして配置し、実装情報のドット上に配置して、記憶の節約と、処理速度の向上と計っている。

この方法では、モジュール表現で記述されたICに実装して行くため、場合によっては、モジュール表現の位置が可変で、実装位置が隣接していることになる。しかしながら、実装位置が隣接すべきモジュールのモジュール表現上でも

隣接して記述されることが多いので、ICそのものの位置は、次節の手順で決定される。また、ピン決定と同時に負荷量をCNT上に記憶し、後述の負荷解析のデータとする。

また、新しいICを割り付ける毎に、実装情報(POWER文)により、必要の電源をVNTとCNTに登録する。したがって、MOSIC等、2電源を要求するICの電源も、記述に記述によって自動的に処理できる。

9.4 ICの配置

このステップでは、与えられた基板の上のICの位置を決定する。入出力、および、テストピン(外部端子)の位置は、設計者により与えられる。配置アルゴリズムは、外部ピンと接続関係の深いものよりICを配置し、後に、配線長が短くなるように再配置をする、という2段階構成としている。また、ICのサイズも実装情報の中に含まれているから、MSI、LSI等も万能基板を用いて配置が可能である。さらに、基板のサイズ等の情報は外部から与えられるから、データさえあれば、任意の基板を使用できる*。

9.5 ICの割付表、および配線表の出力

すべてのモジュール表現に対し実装を行なった後、各変数ごとにリストを記述して、ロードソースの解析を行なう。実装結果も出力する。この際検出される事項は、1) NO LOAD, 2) NO SOURCE, 3) DOUBLE LOAD, 4) OVER LOAD の4項目である。出力結果は図10.1(C)に示す。この表に従って、与えられたユニットのピンを配線することにより、必要の論理システムを製作することが出来る。

** MODULE TABLE **			:CARD
NAME	NO	KN	
AD	14	1995	1 EXT(ASYIN.1,CL.2,T.3/SYOT.4,-SYOT.5,*.6)
COMPA4	35	1972	2 FF(ASYIN,-ASYIN,CL.T,T/*,-FFA)
COUNT10	26	1983	3 NAND2(ASYIN,-FFA/KB)
COUNT16	13	1996	4 FF(-KB*KB,CL.T,T/SYOT,-SYOT)
D2-4DECODE	29	1980	:RUN
D4-1MULPX	24	1985	
DFF	19	1990	
EXOR2	25	1984	
FF	18	1991	

図 10.1 (a) 同期化回路の実装出力

← 図 8.2 モジュール登録表

10. 実装システムの適用例

7.1節で記述した例を、本システムに適用した結果を示す。図10.1(a)は入力リスト、(b)がモジュール割付表(MASMT)、(c)が配線表である。配線表において、-ASYINという変数で、3番IC(SN7404)の2ピンより出力されて、1番IC(SN7476)の16ピンに入力されることを示す。

図10.2(a)に7節の例で、インバータを2入力NANDで記述した例を示す。この場合、インバータの自動追加が不要になるため、同図(b)のように、必要のICの個数は2個となる。

* この部分のプログラムのみは、柔軟性を増すためのプログラムを変更中であり、まだ完成してない。

11. 結言

本システムは、論理設計と実装設計を一貫して行う自動化システムであり、IC 種別で最高100個程度のシステムを、記述言語より自動生成する。また、非同期システム等に対しては、モジュール表現から実装システムのみを利用して製造情報を得ることもできる。また、モジュール表現を入力としたシミュレーションシステムを現在作成中である。

本システムは、FORTRANで約5000ステップ、その他若干のアセンブラのI/OCSルーチンから構成されており、処理時間、例として4K乗算器で5分程度である。

このシステムを利用して最大の弱点と感ずるものは、部分的な設計変更が下すのが点である。一旦製作してしまうと、その後設計ミスが発見されたときの部分的変更は、すべて人手で行わなければならない。




図2.1 全体のフロー

NO	*MODULE NAME*	*MODULE SIZE*				
1	SN7476	16DIP				
2	SN7400	14DIP (b)				
3	SN7404	14DIP				
	HENSUMEI	UNI	PIN	I/O	FAN	
	-ASYIN	1 3	16 2	1 -1	1 10	
	-FFA	1 2	14 2	-1 1	10 1	
	-KB	1 3	9 4	1 -1	1 10	
	-SYOT	0 1	5 10	1 -1	2 10 (c)	
	ASYIN	0 1 2 3	1 4 1 1	-1 1 1 1	8 1 1 1	
	CL	0 1	2 1	-1 1	8 2	

図10.1 同期化回路の実装出力

```
*CARD
1 EXT(ASYIN.1,CL.2,T.3/SYOT.4,-SYOT.5,*,6)
2 FF(ASYIN,-ASYIN,CL,T,T*,-FFA)
3 NAND2(ASYIN,-FFA/KB)
4 FF(-KB,KB,CL,T,T/SYOT,-SYOT)
5 NAND2(ASYIN,T/-ASYIN)
6 NAND2(KB,T/-KB)
:RUN
```

NO	*MODULE NAME*	*MODULE SIZE*
1	SN7476	16DIP
2	SN7400	14DIP

図10.2 同期化回路の実装出力(インタ記述)