

伝はん遅延時間をもつ素子で構成される
論理回路のシミュレーション
石戸俊夫 (航空宇宙技術研究所)

1 はじめに

最近のデジタル機器は IC, LS で化され、アンド回路、フリップ・フロップ等の基本論理素子から数ビット・フルアダグ、各種レジスタさらには、数ビット並列処理 CPU まで一つのチップで用意されるようになった。またノゲートあたりの伝はん遅延時間が数ナノ秒という高速のものが使用されるようになり、リード線の伝はん遅れ時間が問題になるほどである。このような高速・高機能の IC, LS で構成された論理回路のシミュレーションは、従来の論理回路シミュレータではシミュレーションしにくくなってきた。すなはち従来のシミュレータは

- (1) 非同期回路のシミュレーションが困難である。
- (2) 素子の遅延時間を考慮したシミュレーションが困難である。
- (3) 論理回路を構成する論理素子が、アンド回路、オア回路、フリップ・フロップ等の基本素子に限定されていて、新らしい機能をもつ素子を新たにシミュレータに組込むのが困難である。

の欠点がある。これらの欠点を除いた論理回路シミュレーション・プログラムを作成した。このシミュレータでは、論理回路を構成する素子は FORTRAN サブルーチンという形でシミュレータに組込まれる。例えば NAND という素子は、サブルーチン NAND で定義される。したがって新らしい機能の素子を含む系のシミュレーションが必要になったときは、その機能に相当するサブルーチンを作ればシミュレータに組込まれる。ここで定義される素子は必ず伝はん遅延時間もつていることを必要とする。また従来の論理シミュレータ多くは、そのまま信号状態が 0 あるいは 1 の二状態すなはち 1 ビットで表現されていたものを 32 ビット (2^{32} の状態を表現できる) に拡張した。このためこのシミュレータで扱える素子は論理素子のみではなく、自動制御系で使用されるようなブロック図で表わせるものも含むことができる。

2 論理回路のモデル化

2.1 論理回路のモデル化

N 個の論理素子から構成されている論理回路を考える。論理素子 i の任意時刻 t での出力の状態を $f_i(t)$ とかき、 $f_i(t)$ は次ののような条件を満すものとする。

$$y_{\min} \leq f_i(t) \leq y_{\max}$$
$$|f_i(t) - f_i(t+\epsilon)| = 0 \text{ あるいは } y$$

ϵ は任意、また y の集合 Y は有限個の点で構成された集合とする。
さらに $f_i(t)$ を次のようない関数で表現できるものとする。

$$f_i(t) = f_i(t, f_1(t-\tau_{i,1}), f_2(t-\tau_{i,2}), \dots, f_{i-1}(t-\tau_{i,i-1}), f_{i+1}(t-\tau_{i,i+1}), \dots, f_n(t-\tau_{i,n}), C_i(t))$$

ここで C は $C \in Y$ であり、 f_i が変動する時刻にのみ変動可能、また $t > 0$ このような条件を満す関数 f は、階段状になる。論理素子 i の出力状態 f_i に変動を与える原因は、 i 以外の論理素子の出力状態の変動、あるいは時間の変動による。 f_k の変動による f_i への影響は、 f_k の変動より時間 t が後に生ずる。この t を伝はん遅延時間と呼ぶ。

以上のような性質をもつ論理素子で構成した論理回路では、任意の時刻 t か

ら t_m における回路の状態は、有限個の時刻列 $T(t_0, t_1, t_2, \dots, t_m)$ とそれぞれの時刻における各論理素子の出力値で表現できる。時刻 t_l ($0 \leq l \leq m$) で何らかの原因により f_j の値が変動したとする。次に回路の状態が変動するのは、時刻 t_{l+1} である。すくなくとも t_{l+1} を満すオペレータでは、各素子の出力状態は一定で変動しない。いま f_j は、 f_j の変動により変動を受けるものとする。このときの伝ばん遅延時間を見て $\tau_{j,i}$ とする。時刻 t_l 後 f_j が変動するのは、時刻 $t_l + \tau_{j,i}$ である。

ここで時刻 $t_l + \tau_{j,i}$ は

$$t_l + \tau_{j,i} \geq t_{l+1}, \quad t_l + \tau_{j,i} \in T$$

が成り立っている。 $t_l + \tau_{j,i}$ を次の二つの場合に分けて考える。

(1) $t_l + \tau_{j,i} = t_{l+1}$ のとき

このとき t_{l+1} の時刻に f_j は変動する。このときの f_j の値は、すくなくとも $t_l + \tau_{j,i}$ を満すオペレータにおける回路の各素子の出力状態、 $C_j(\alpha')$ および t_{l+1} で決定されるものとする。

(2) $t_l + \tau_{j,i} > t_{l+1}$ のとき

$t_l = t_l + \tau_{j,i}$ とおく。時刻 $t_{l+1}, t_{l+2}, \dots, t_{m-1}$ で変動する素子の一つを f_k とする。

(i) f_k が f_j に直接影響を与えないとき

$t_{l+1}, t_{l+2}, \dots, t_{m-1}$ で f_j は、他の素子からの影響を受けない。したがって $t_{l+1}, t_{l+2}, \dots, t_{m-1}$ での回路の状態の変動は無視できる。よってこの場合は(1)に帰着できる。

(ii) f_k が f_j に影響を与えるとき

$t_{l+1}, t_{l+2}, \dots, t_{m-1}$ において f_j に最初に影響を与える時刻を t_p とする。 f_k による f_j の伝ばん遅延時間を $\tau_{j,k}$ 、 $t_l \leq \alpha' < t_{l+1}$ 、 $t_p \leq \alpha'' < t_{p+1}$ なる時刻を α' 、 α'' とする。

(a) $t_l < t_p + \tau_{j,k}$ のとき

$\alpha = t_l$ で f_j の値を α' における各素子の出力状態、 $C_j(\alpha')$ および t_l で決定される値とする。 $\alpha = t_p + \tau_{j,k}$ で、 f_j の値を α'' における各素子の出力状態、 $C_j(\alpha'')$ および $t_p + \tau_{j,k}$ で決定される値とする。ただし、すくなくとも $t_p + \tau_{j,k}$ において変動する f_k が f_j に影響を与えるときは、その影響を受ける。

(b) $t_l \geq t_p + \tau_{j,k}$ のとき

$\alpha = t_p + \tau_{j,k}$ で、 f_j の値を α'' における各素子の出力状態、 $C_j(\alpha'')$ および $t_p + \tau_{j,k}$ で決定される値とする。このとき f_j は f_k からの影響を無視する。

このようにモデル化された系では、系を構成する f 、 t および f の初期値が与えられればシミュレーションができる。

2.2 素子

素子の出力は f に相当する。素子の出力を決定するパラメータは、時間 t 、入力状態 r (これは他の素子の出力値になっている)、内部状態 c である。 r の変動により f が変動するときの遅延、すなはち伝ばん遅延時間 τ を α とは独立なパラメータとしたとき、時間 t のパラメータを含む素子を発振器と呼ぶことにする。

時間 t のパラメータを含まない素子において、その出力 f の値が変動するためには、入力条件 r が変動するこれが必要条件となる。入力端子をもった素子では、入力条件 r の変動した時刻から出力 f の変動する時刻までの間 (てに相当) を過渡状態、それ以外を定




図1 素子のブロック表現

常状態という。すなはち素子は

入力状態の変化 → 過渡状態 → 正常状態

という経過でその出力が変動する。素子は図1のようなN入力端子をもつブロックで表現する。これらの素子で構成される系は次の条件を必要とする。

(1) 素子の出力端子は、いくつかの他の素子の入力端子に結合しても良いが、自分自身の入力端子あるいは他の出力端子と結合してはいけない。

(2) 系の内には、少なくとも一つは発振器あるいは発振器に相当する回路が存在しなければならない。

3. シミュレーション・プログラム

プログラムは共通データ領域を中心に構成し、出入力ルーチン、シミュレーション・ルーチン等を共通データ領域のデータを処理するサブルーチンという形で設計した。したがって各サブルーチンは、共通データ領域以外は互に独立に取扱える。

3.1. 共通データ領域

共通データ領域には、各素子間の関係、現時間の出力端子の状態および次の時間での出力の状態に関するデータが確保されている。シミュレーションすべき系内の素子の出力端子、入力端子にはそれから始まる整数で番号を付けておく。各素子の外部構造はテーブル IEDT に、処理ルーチンで参照するコンストラクタ・データはテーブル ITAD に、出力端子の現時間の状態および各端子間の結合関係はテーブル IOUT に、入力端子に関するデータはテーブル INPT に、過渡状態にある出力端子の状態はテーブル NPTT に書き込まれる。IOUT, INPT, NPTT の各テーブルは次に示すような構造になっている。

IOUT テーブル (IC, K, G, IN₁, IN₂, ..., IN_n)

IO ; 現在の出力端子の出力値

K ; K=1なら現在過渡状態である。K=0なら現在正常状態である。

G ; 発振器の出力であるなら発振器名、そうでないときはG=0

IN ; 出力端子に接続されている入力端子の情報が書かれている INPUT テーブルの場所

INPUT テーブル (E, OT)

E ; 素子名

OT ; 接続されている出力端子の情報が書かれている IOUT テーブルの場所

NPTT テーブル (NT, N, NO)

NT ; 過渡状態が終了する時刻

N ; 過渡状態にある出力端子の IOUT テーブルの場所

NO ; 過渡状態後の出力端子の値

3.2. シミュレーション・ルーチン

現在の時刻を NOWT とする。シミュレーションは NOWT = 0 から始まる。このときテーブル NPTT には何も書かれていない。まず全素子に対してそれがの処理ルーチンが CALL され、各素子に与えられた入力条件がその素子の出力値を満足しているかどうかが調べられる。満足していない場合は、その素子の併せん遅延時間後に出力値が変動するのであるから、その時刻、出力値、出力端子番号を NPTT にストアする。発振器ルーチンのうちノックなくても一つは、時刻 0 で CALL されたとき必ず次の状態が存在するように作られてなければならぬ。そうであれば、NOWT = 0 での操作が終ったとき、テーブル NPTT には、

少なくとも一つの情報がストアされている。このような状態にし、以下のようにシミュレーションを実行する。PNTTにストアされたデータの中でNOWTに最も近い時刻に出力値が変動するデータを取り出す(一つ以上あってもよい)。そのときのデータが NT' , N' , NO' であったとする。ここで新たに NT' を NOWT とし時間を進め、テーブル IOUT の第 N' 番目の K , IO を次のように書き直し、P, IN 部を参照し処理する。

- (1) K を 0 にする。
- (2) IO を NO' に書きかえる。

(3) G部が 0 でないときは G部に書かれている発振器処理ルーチンを CALL する。

(4) IN 部から INPT テーブルを参照し、今書きかえた出力端子と接続されている素子の処理ルーチンを CALL する。

処理ルーチンは CALL されるとき、現在時刻 NOWT と入力条件から出力値 y を計算し、もし現在の出力値が y と異なるときは、出力値が y になる時刻を求める。処理ルーチンの結果は、IOUT の現在値と比較される。もし異なるならば NPTT にストアされ、過渡状態を示す K を 1 にする。このときすでに過渡状態であり、その終了時間が現時刻で起きた過渡状態の終了時間より遅いときは、前に生じた過渡状態は NPTT テーブルから取り除かれる。そうでないときは、現時刻で、過渡状態もそのままストアする。

NPTT に情報がストアされていない状態になれば、系内の全素子が定常状態になったのでありシミュレーションは終了する。

3.3. 素子処理ルーチン

素子の処理は、素子処理ルーチンで行なわれる。シミュレーション・ルーチンから素子処理ルーチンへ送られるデータは、現時間 NOWT, NOWT における入力端子の値、出力端子の値、現出力値になった時刻およびコンスタント・データである。素子処理ルーチンからの出力は、入力条件と NOWT における素子の状態で決まる値およびその値が現在の出力値と異なる場合は、出力端子がその値に変る時刻(この時刻は NOWT より大きくなければならぬ)である。素子処理ルーチンは、入力と出力の形式が整っていることを要求するが、その内部でデータのあつかい方、処理等は一切規定しない。素子処理ルーチンは、発振素子ルーチンと非発振素子に分けられる。これらはシミュレーション・ルーチンから素子処理ルーチンを CALL する条件が異なることによる分類である。発振素子は、その出力端子の状態が変動したときに CALL される素子であり、非発振素子は、その入力条件が変動したときに CALL される素子である。発振素子でも入力端子をもつ素子は、入力条件の変動によつても CALL される。

3.4. データ入力ルーチン

データ入力ルーチンは、シミュレーションすべき系を記述したデータを読み込みシミュレーション・ルーチンで処理可能なデータ形式に直し、共通データ領域に書き込むためのルーチンである。このルーチンであつかうデータは、素子定義データ、定数表定義データ、処理ルーチン定義データ、出力指定データを含む END データの五種類である。各データはエレメントと仕切記号で構成し、エレメントとエレメントの間には仕切記号を入れる。仕切記号は、ブランク, , , /, (,) である。

(1) 素子定義データ

素子番号 处理ルーチン名 OTデータ NIデータ NOデータ TDータ
の形をしている。

素子番号 ; 5桁以内の整数。他の素子との識別をするためのもので同じ番号を他の素子に付けてはいけない。

処理ルーチン名 ; 素子が処理されるルーチン名

OTデータ ; OT / 出力端子番号 (初期値) { n と接続されている入力端子 }

n 個の出力をもつ素子では n 個の OT データが必要。1 出力のときは / n は必要ない。初期値が 0 のときは初期値を指定しなくてもよい。入力端子は

素子番号 / 端子番号 という形で書く。入力端子が 1 つしかない素子、あるいは P 入力の端子があっても P 個全てが対等な場合は / n は省略してもよい。

NIデータ ; NI 入力端子数、NI データのない素子は発振素子とみなさる。また入力端子数の次に G を付けたのも發振素子となる。

NOデータ ; NO 出力端子数

TDータ ; T 走数表識別番号

NI, NO, T の各データは、処理ルーチン走義データで走義されたものを使うなら省略しても良い。また OT, NI, NO, T の各データは任意の順序で並んでいてもよい。

(2) 走数表走義データ

T 走数表識別番号 { 走数 }

(3) 処理ルーチン走義データ

素子走義データから素子番号、OT データを除いたもの。素子走義データで走義してあれば処理ルーチン走義データは必要ない。

(4) 出力指定データ

OUTPUT { 素子番号 / 出力端子番号 }

(5) END データ

END シミュレーション開始時刻 終了時刻

データの終りを表す。このカードを読むと今迄読んだデータを解説し、共通データ領域にデータを書き込む。

データが一枚のカードに書ききれないときは、最後に C を書くと次のカードに続いて書くことができる。

(1) ~ (4) までのデータは順序不同でよい。なお上記での { } の記号は列を表わしている。列内の仕切記号はブランクあるいは、である。

4. 使用例

4.1. NANDゲート ICによる半加算器のシミュレーション

IC で半加算器を設計する。半加算器の真理値表は図 2 の通りである。これは 5 個の NAND ゲートを複用して図 3 の回路で実現できる。この回路をシミュレーションしてみる。ここでの NAND ゲートは、強い論理

A	B	S	C
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

図 2 半加算器の
真理値表




図 3 半加算器の一例

```

SUBROUTINE NAND(NOWT,INPUT,II,IOUT,IOUTT,NOO,ITAD,NTTM,NTST,IST)
DIMENSION INPUT(1),IOUT(1),ITAD(1),NTTM(1),NTST(1),IOUTT(1)
DO 10 I=1,II
IF (INPUT(I).EQ.0) GO TO 1
10 CONTINUE
IA=0
IS=ITAD(2)
GO TO 2
1 IA=1
IS=ITAD(1)
2 NTTM(1)=NOWT+IS
NTST(1)=IA
RETURN
END

```

図 6

TIME	T	A	B	1	2	3	S	C
0	0	0	0	0	0	0	0	0
50	0	0	0	1	1	1	1	1
70	0	0	0	1	1	1	0	0
1000	1	0	0	1	1	1	0	0
1500	0	0	0	1	1	1	0	0
2000	1	1	0	1	1	1	0	0
2020	1	1	0	1	0	1	0	0
2070	1	1	0	1	0	1	1	0
2500	0	0	0	1	0	1	1	0
2550	0	0	0	1	1	1	1	0
2570	0	0	0	1	1	1	0	0
3000	1	0	1	1	1	1	0	0
3020	1	0	1	1	1	0	0	0
3070	1	0	1	1	0	1	0	0
3500	0	0	0	1	1	0	1	0
3550	0	0	0	1	1	1	1	0
3570	0	0	0	1	1	1	0	0
4000	1	1	1	1	1	1	0	0
4020	1	1	1	0	0	0	0	0
4070	1	1	1	0	1	1	1	1
4090	1	1	1	0	1	1	0	1
4500	0	0	0	1	1	1	0	1
4550	0	0	0	1	1	1	0	1
4570	0	0	0	1	1	1	0	0
5000	1	0	0	1	1	1	0	0




図 4 ハーベス発生器の出力波形

```

1 NAND OT 2 3 5
2 NAND OT 4
3 NAND OT 4
4 NAND
5 NAND NI 1
6 PULSE OT/1 1 2 OT/2 1 3 NO 9 T 3
OUTPUT 6/3 6/1 6/2 1 2 3 4 5
T 1 50 20
T 3 1000 5000 500 4 1 2 3 128
NAND NO 1 NI 2 T 1
END O 5000

```




図 5 半加算器入力カード

TIME	T	A	B	1	2	3	S	C
0	0	0	0	0	0	0	0	0
50	0	0	0	1	1	1	1	1
51	0	0	0	1	1	1	0	0
1000	1	0	0	1	1	1	0	0
1500	0	0	0	1	1	1	0	0
2000	1	1	0	1	1	1	1	0
2020	1	1	0	1	0	1	1	0
2070	1	1	0	1	0	1	1	0
2500	0	0	0	1	0	1	1	0
2550	0	0	0	0	1	1	1	0
2570	0	0	0	0	1	1	1	0
3000	1	0	1	1	1	1	1	0
3020	1	0	1	1	1	1	0	0
3070	1	0	1	1	0	1	1	0
3500	0	0	0	1	0	1	1	0
3550	0	0	0	0	1	1	1	0
3570	0	0	0	0	1	1	1	0
4000	1	1	1	1	1	1	0	0
4020	1	1	1	0	0	0	0	0
4070	1	1	1	0	1	1	1	1
4090	1	1	1	0	1	1	0	1
4500	0	0	0	1	1	1	0	1
4550	0	0	0	1	1	1	0	1
4570	0	0	0	1	1	1	0	0
5000	1	0	0	1	1	1	1	0

図 7

```

SUBROUTINE NAND
ISH=ITAD(1)
ISL=ITAD(2)
ISL=NOWT-IOUTT(1)
DO 10 I=1,II
IF(INPUT(I).EQ.0) GO TO 1
10 CONTINUE
IA=0
IS=ISL
IF(ISL.GE.ISH) GO TO 2
IS=ISL*ISL/ISH
GO TO 2
1 IA=1
IS=ISH
IF(ISH.GE.ISL) GO TO 2
IS=ISL*ISH/ISH
2 IF(IS.LE.0) IS=1
NTTM(1)=NOWT+IS
NTST(1)=IA
RETURN
END

```

図 8

図 10

値 L から高い論理値 H になる伝げん遮延時間 t_{PLH} を 50 n秒, 逆の場合の伝げん遮延時間 t_{PHL} を 20 n秒であるとする。半加算器の A, B に加えるパルスは、パルス発生器 PULSE で発生させる。パルス中 500 n秒の図 4 に示すパルスが発生する。入力データは、図 5 のように書ける。ここで NAND ルーチンを図 6 に示すものが使用するとシミュレーション結果は、図 7 に示すようになる。この結果では、時間 4020 に伝げん遮延時間によるハガードが NAND 2, 3 に発生し、これが NAND 4 に伝げんされている。しかし実際に IC で図 3 の回路を組み、実験してみると NAND 2, 3 にはハガードが生ずるが、NAND 4 にはそれが伝げんされない。実際の IC (三菱 M5946P) での t_{PLH} , t_{PHL} の定義は図 8 のようになされている。L の状態は 0 ~ 1.5 V, H は 1.5 V ~ Vcc を示し t_{PLH} は 0 から 1.5 V に立ちまでの時間を、 t_{PHL} は Vcc から 1.5 V に立ちまでの時間で定義される。したがって、 t_{PLH} は 0 の状態でない L から H に変るときは、カットオフで定義されたよりもより短くなる。 t_{PHL} も同様である。このことを考慮して NAND ルーチンを作ったのが図 9 で、それによるシミュレーション結果が図 10 である。

4.2. 小型計算機のシミュレーション

1 語 8 ビット、記憶容量 32 語の 8 命令をもつ計算機を設計し、設計どうり動作するかどうかをシミュレーションしてみる。

この計算機の命令形式は、命令部に 3 ビット、アドレス指定に 5 ビットを当てたものとなっている。命令は次の 8 つである。

- (1) J ; 無条件ジャンプ
- (2) JZ ; アキュムレータ (AC) が 0 ならジャンプ
- (3) A ; アドレスで指定された番地の内容と AC の内容を加算し AC に入れる。
- (4) S ; AC の内容からアドレスで指定された番地の内容を引き AC に入れる。
- (5) ST ; AC の内容をアドレスで指定された番地に格納する。
- (6) L ; アドレスで指定された番地の内容を AC に入れる。
- (7) SL ; アドレス部の内容だけシフトする。
- (8) 入出力命令

図 11 が設計例 (入出力命令に関する部分は省略) である。ここで使用されている素子は次の 11 種類である。

- (1) SCC8 ; 入力端子 1 がオンのとき入力端子 2 (5 ビット) のデータが出力レジスタにストアされる。入力端子 3 がオンのとき出力レジスタの内容に 1 を加える。入力端子 4 がオンのとき出力レジスタをクリアする。
- (2) ACC8 ; 入力端子 5 がオンのとき出力レジスタをクリアする。入力端子 1 がオンのとき入力端子 2 (8 ビット) のデータを出力レジスタへストアする。入力端子 3 がオンのとき入力端子 4 (5 ビット) の内容だけシフトする。0 ビット目が 1 なら右へ、0 なら左へシフトする。
- (3) ADDER8 ; 入力端子 3 がオンのとき入力端子 1 と 2 (各 5 ビット) の内容を加算して出力する。
- (4) SBT8 ; 入力端子 3 がオンのとき入力端子 1 (8 ビット) の内容から入力端子 2 (8 ビット) の内容を減算して出力する。
- (5) CPZ ; 入力端子 2 がオンのとき入力端子 1 の内容が 0 なら出力をオンにする。
- (6) DCODE ; 入力端子 (3 ビット) の内容に 1 を加えた番号の出力端子をオンにする。

(7) REG1 ; 入力端子 3 がオンのとき出力レジスタ 1, 2 がクリアされる。入力端子 1 がオンのとき入力端子 2 (8 ビット) の上位 3 ビットが出力レジスタ 1 へ、下位 5 ビットが出力レジスタ 2 へストアされる。

(8) MEMO 32 ; 8 ビットのメモリ、入力端子 1 がオンのとき入力端子 2 (5 ビット) の内容がアドレス・レジスタにストアされる。入力端子 3 がオンのとき入力端子 4 (8 ビット) の内容がアドレス・レジスタ ホスメモリ番地に書き込まれる。入力端子 5 がオンのときアドレス・レジスタ ホスメモリ番地の内容が出力レジスタに出力される。

(9) AND8 ; 8 ビット・パラレル・アンド・ゲート。

(10) OR8 ; 8 ビット・パラレル・オア・ゲート

(11) PULSR ; パルス発振器。出力端子を 8 つもち、1, 3, 5, 7 の出力パルスをそれぞれ A, B, C, D パルスと呼ぶ。各パルスは次のような動作を行なう。A; 命令読出し, B; 命令解説, SCC の内容に 1 を加える。C; オペランド読出し, または J, JE SL 命令では実行, D; 命令実行。

メモリ初期値を左のようにし、SCC に 0 をセットする。図 13 はこのような初期値でシミュレーションを実行させた結果である。

0番地	1 (J, 1)
1番地	168 (L, 8)
2番地	73 (A, 9)
3番地	138 (ST, 8)
4番地	193 (SL, 1)
5番地	32 (JE, 0)
6番地	105 (S, 9)
7番地	6 (J, 5)
8番地	1
9番地	2
10番地	0
↓	
32番地	0

メモリの初期値




図 11 小型計算機の設計例

1 SCC8 OT(0) 25 NO 1 NI 4 T 1
 2 ACC8 OT(0) 3/1 4/1 5/1 8/5 NO 1 NI 5 T 2
 3 ADDER8 OT 14 NO 1 NI 3 T 6
 4 SBT8 OT 16 NO 1 NI 3 T 6
 5 CPZ OT 17 NO 1 NI 2 T 7
 6 DCODE OT/1 17 OT/2 13 OT/3 18,10,14,15 OT/4 18,11,16,15 OT/5 18,19 C
 OT/6 18,22 OT/7 21 NO 8 NI 1 T 2
 7 REG1 OT/1 6 OT/2 2/4,26,27 NO 2 NI 3 T 2
 8 MEMO32 OT 7/2,12,4/2,3/2 NO 1 NI 5 T 4
 9 AND8 OT 31 NO 1 NI 3 T 1
 10 AND8 OT 3/3 NO 1 NI 2 T 1
 11 AND8 OT 4/3 NO 1 NI 2 T 1
 12 AND8 OT 32 NO 1 NI 2 T 1
 13 AND8 OT 5/2 NO 1 NI 2 T 1
 14 AND8 OT 32 NO 1 NI 2 T 1
 15 OR8 OT 9 NO 1 NI 2 T 1
 16 AND8 OT 32 NO 1 NI 2 T 1
 17 OR8 OT 27,28 NO 1 NI 2 T 1
 18 OR8 OT 26,23 NO 1 NI 4 T 1
 19 AND8 OT 8/4 NO 1 NI 3 T 1
 20 OR8 OT 9 NO 1 NI 1 T 6
 21 AND8 OT 2/3 NO 1 NI 2 T 1
 22 AND8 OT 12,31 NO 1 NI 2 T 1
 23 AND8 OT 24 NO 1 NI 2 T 1
 24 OR8 OT 8/1,8/3 NO 1 NI 2 T 1
 25 AND8 OT 33 NO 1 NI 2 T 1
 26 AND8 OT 33 NO 1 NI 3 T 1
 27 AND8 OT 1/2 NO 1 NI 2 T 1
 28 AND8 OT 1/1 NO 1 NI 2 T 1
 31 OR8 OT 2/1 NO 1 NI 2 T 1
 32 OR8 OT 2/2 NO 1 NI 3 T 1
 33 OR8 OT 8/2 NO 1 NI 2 T 1
 40 PULSR OT/1 25,24 OT/3 1/3,7/1 OT/5 13,19,41,21,22,23,26 OT/7 10,11,28,20 C
 OT/8 9 NO 8 NI 0 T 5
 41 OR8 OT 19 NO 1 NI 1 T 2

T 1 5
 T 2 50
 T 3 100
 T 4 150
 T 5 1000,250, 1000000
 T 6 15
 T 7 300

図12 図11の入力データ

TIME	A	B	C	D	*D	SCC	ACC	MEMORY	O	L
0	0	0	0	0	0	0	0	0	0	0
1000	1	0	0	0	0	0	0	0	0	0
1155	1	0	0	0	0	0	0	1	0	0
1250	0	0	0	0	0	0	0	1	0	0
1500	0	1	0	0	0	0	0	1	0	0
1505	0	1	0	0	0	1	0	1	0	0
1550	0	1	0	0	0	1	0	1	0	1
1750	0	0	0	0	0	1	0	1	0	1
2000	0	0	1	0	0	1	0	1	0	1
2250	0	0	0	1	0	1	0	1	0	1
2500	0	0	0	1	0	1	0	1	0	1
2750	0	0	0	1	1	1	0	1	0	1
3000	1	0	0	0	0	1	0	1	0	1
3160	1	0	0	0	0	1	0	168	0	1
3250	0	0	0	0	0	1	0	168	0	1
3500	0	1	0	0	0	1	0	168	0	1
3505	0	1	0	0	0	2	0	168	0	1
3550	0	1	0	0	0	2	0	168	5	8
3750	0	0	0	0	0	2	0	168	5	8
4000	0	0	1	0	0	2	0	168	5	8
4065	0	0	1	0	0	2	168	168	5	8
4160	0	0	1	0	0	2	168	1	5	8
4220	0	0	1	0	0	2	1	1	5	8
4250	0	0	0	1	0	2	1	1	5	8
4500	0	0	0	1	0	2	1	1	5	8
4750	0	0	0	0	1	2	1	1	5	8

5000	1	0	0	0	0	2	1	1	5	8
5160	1	0	0	0	0	2	1	73	5	8
5250	0	0	0	0	0	2	1	73	5	8
5500	0	1	0	0	0	2	1	73	5	8
5505	0	1	0	0	0	3	1	73	5	8
5550	0	1	0	0	0	3	1	73	2	9
5750	0	0	0	0	0	3	1	73	2	9
6000	0	0	1	0	0	3	1	73	2	9
6160	0	0	1	0	0	3	1	2	2	9
6250	0	0	0	0	0	3	1	2	2	9
6500	0	0	0	1	0	3	1	2	2	9
6750	0	0	0	0	1	3	1	2	2	9
6810	0	0	0	0	1	3	3	2	2	9
7000	1	0	0	0	0	3	3	2	2	9
7155	1	0	0	0	0	3	3	1	2	9
7160	1	0	0	0	0	3	3	136	2	9
7250	0	0	0	0	0	3	3	136	2	9
7500	0	1	0	0	0	3	3	136	2	9
7505	0	1	0	0	0	4	3	136	2	9
7550	0	1	0	0	0	4	3	136	4	8
7750	0	0	0	0	0	4	3	136	4	8
8000	0	0	1	0	0	4	3	136	4	8
8160	0	0	1	0	0	4	3	1	4	8
8250	0	0	0	0	0	4	3	1	4	8
8405	0	0	0	0	0	4	3	3	4	8
8500	0	0	0	1	0	4	3	3	4	8
8750	0	0	0	0	1	4	3	3	4	8
9000	1	0	0	0	0	4	3	3	4	8
9155	1	0	0	0	0	4	3	1	4	8
9160	1	0	0	0	0	4	3	193	4	8
9250	0	0	0	0	0	4	3	193	4	8
9500	0	1	0	0	0	4	3	193	4	8
9505	0	1	0	0	0	5	3	193	4	8
9550	0	1	0	0	0	5	3	193	6	1
9750	0	0	0	0	0	5	3	193	6	1
10000	0	0	1	0	0	5	3	193	6	1
10105	0	0	1	0	0	5	6	193	6	1
10250	0	0	0	0	0	5	6	193	6	1
10500	0	0	0	1	0	5	6	193	6	1
10750	0	0	0	0	1	5	6	193	6	1
11000	1	0	0	0	0	5	6	193	6	1
11155	1	0	0	0	0	5	6	1	6	1
11160	1	0	0	0	0	5	6	32	6	1
11250	0	0	0	0	0	5	6	32	6	1
11500	0	1	0	0	0	5	6	32	6	1
11505	0	1	0	0	0	6	6	32	6	1
11550	0	1	0	0	0	6	6	32	1	0
11750	0	0	0	0	0	6	6	32	1	0
12000	0	0	1	0	0	6	6	32	1	0
12250	0	0	0	0	0	6	6	32	1	0
12500	0	0	0	1	0	6	6	32	1	0
12750	0	0	0	0	1	6	6	32	1	0
13000	1	0	0	0	0	6	6	32	1	0
13155	1	0	0	0	0	6	6	1	1	0
13160	1	0	0	0	0	6	6	105	1	0
13250	0	0	0	0	0	6	6	105	1	0
13500	0	1	0	0	0	6	6	105	1	0
13505	0	1	0	0	0	7	6	105	1	0
13550	0	1	0	0	0	7	6	105	3	9
13750	0	0	0	0	0	7	6	105	3	9
14000	0	0	1	0	0	7	6	105	3	9
14160	0	0	1	0	0	7	6	2	3	9
14250	0	0	0	0	0	7	6	2	3	9
14500	0	0	0	1	0	7	6	2	3	9
14750	0	0	0	0	1	7	6	2	3	9
14810	0	0	0	0	1	7	4	2	3	9
15000	1	0	0	0	0	7	4	2	3	9
15155	1	0	0	0	0	7	4	1	3	9
15160	1	0	0	0	0	7	4	5	3	9
15250	0	0	0	0	0	7	4	5	3	9

図13 小型計算機のシミュレーション結果