

# 大容量論理シミュレーションシステム(LASS)

須山正人 木谷有一 福田正広 米倉秀光 白木 昇  
 (日本電信電話公社 武蔵野電気通信研究所) (日立製作所戸塚工場) (沖電気工業株式会社)

## 1. まえがき

論理シミュレータは、論理装置の論理設計が一通り終った段階で、論理設計に誤りがなかったかを調べるのに使われる。

昨今、論理装置の高速化、素子の高集積化が著しい。電子交換機用中央処理系装置の分野においても同様で、この度、次の点をねらいとした大規模装置向け論理シミュレータを開発した。

- ① 各種の高集積化した素子を一素子として扱えるよう、素子種別に対する汎用性を持たせること。
- ② シミュレーション制御の容易さを向上させること。
- ③ 処理効率を向上させること。
- ④ タイミング上のきめ細かいチェックが行えること。
- ⑤ 論理設計から実装設計に至るまでの設計サポートシステムの一環をなすものであること。

これらをねらいとした、本論理シミュレータの主な諸元を、表1.1に示す。特に、①のねらいからLBL (Logic Block Library)を、②のねらいからTDL (Test Definition Language)を用意したことが、大きな特徴である。

ここでは、これらを中心に、システム構成、制御方法、処理方式、データ例、及び初期評価結果を報告する。

表1.1 主な諸元

項目	内容	ねらい
プログラム方式	インタプリティブ方式	②
演算順序制御方式	タイムマッピング方式	③
時間制御方式	非同期式	④
素子機能	内蔵機能のほか、LBLに登録する	①
シミュレーション制御方式	専用言語(TDL)によるテスト手順の記述	②
状態値の数	2 値	③
並列シミュレーション	最大8バッチ	③
処理可能素子数	約10万ゲート	-
出力形式	レジスタ・タイムチャート, 全素子状態表	-

## 2. システム構成

図2.1に、システム構成を示す。各ジョブはそれぞれ次の処理を行っている。

### (1) LBL作成ジョブ

論理機能等をライブラリとして登録する。AND, NAND, OR, NOR, NOT, RS-F/Fの論理については、システム側で用意されている。それ以外の論理機能を、ユーザは遅延時間、入出力端子間の関係等を含めてSYSTEMを用いて定義できる。

### (2) SMF作成ジョブ

装置の論理接続情報を、言語処理システムから入力する。言語処理システムでは、実装情報を含んだデータからも、シミュレーション用ファイルを出力する。

### (3) TDF作成ジョブ

ユーザは、シミュレーション実行制御、周辺回路(擬似回路)の動作、タイム

チャートの出力対象素子の指定、等のデータ(TDD)を専用言語TDLを用いて定義する。

(4) SDF作成ジョブ

初期値等の多量データを、一般のデータ形式で記述したカード、あるいはビットパターンを作成するマイクロアセンブラ(MPASS-1)の出力から、セットデータ(STD)として作成する。

(5) シミュレーションジョブ

シミュレーション実行管理、並列シミュレーション時のテストケースとTDD、STDの対応づけ等を記述したシミュレーションコントロールデータ(SCD)と、予め用意した各ファイルを入力し、シミュレーションを実行する。結果は、TCF(指定素子のみについて細かいタイミング間隔での結果を持つ)、SRF(全素子の値を指定タイミング間隔で持つ)として出力される。

(6) 出力ジョブ

シミュレーション結果を持つTCF、SRFから、タイムチャート、全素子状態表を出力する。シミュレーションジョブと独立させたことで、出力範囲の指定に融通性がある。




図2-1 論理シミュレータの構成

3. シミュレーション制御方式

3.1 本システムにおける制御の特徴

シミュレーション制御情報は、制御内容から次のように分類できる。(a)実行管理データ (b)実行モード (c)データの入出力指示 (d)実行順序指示 (e)周辺回路とのインタフェース定義 (f)強制セットするデータ

本システムでは、これらを表3.1に示す三種のデータにより分類制御している。なおけは本質的にはTDDの一部と考えられるが、単純なデータの羅列が大量にある場合には、TDDと切り離してSTDとして入力できる。

表3.1 制御用データ

データ種別	入力時期	記述形式	対象制御情報
SCD	シミュレーション実行時	パラメータ形式	(a),(b),(c)
TDD	シミュレーション実行前に解釈・編集	言語形式	(d),(e)
STD	シミュレーション実行前に解釈・編集	パラメータ形式	(f)

3.2 SCD、TDD、STD間の対応

TDDは、プロシージャ(PROC)を一まとまりとして定義する。STDは

DATAを一まとまりとして定義する。一つのテストケースは、一般に複数のPROCと複数のDATAを使用する。このようなテストケースとPROC, DATAとの対応づけは、SCDにより実行時に指定できるようにし、PROC, DATAが複数のユーザにより共用できる等、それらの間の組合せの融通性を保っている。

### 3.3 TDL

本言語の処理方法としては、コンパイラ・インタプリタ方式を採用している。コンパイラ部分(TDF作成ジョブに当る)では、宣言部のテーブル化、文の種類やオペランドの種類によるコード化、演算式の逆ポーランド記法への変換、名称による参照部分のポインタ化を行っている。また、インタプリタ部分(シミュレーションジョブのTDDの実行部に当る)では、コードに応じた処理ルーチンを呼び出し、オペランドに対応する処理を行っている。

TDLの言語仕様上の特徴を、以下に示す。

- ① シミュレーション実行制御が行える — シミュレーションの開始、終了、実行待ち、更に他のプログラムの起動などの制御を、それぞれ一文で記述できる。また、複数の制御手順を並列に処理する制御方法が、簡単に表現できる。
- ② データセット機能を有する — 各種レジスタ、素子の入出力端子などにデータ、値を代入文の形でセットできる。
- ③ 判定機能を有する — 各種レジスタの内容、信号の値等を判定し、その結果によりシミュレーション制御手順を変更できる。
- ④ タイミングの記述機能を有する — 絶対時刻、相対時刻の記述、ある条件が成立するまで待つ待機の記述、時系列的なデータの代入が可能である。
- ⑤ 出力指定機能を有する — タイムチャートの出力素子の指定、及びシミュレーション実行時のメッセージ類のプリントアウト指定が可能である。

## 4. シミュレーションの処理方式

### 4.1 処理概要

本論理シミュレータでは、処理の融通性を増す目的からインタプリティブ方式を採り、更に処理時間の短縮が図れるイベント法のうち、遅延機能が付加しやすいタイムマッピング法(TM法)を採った。

システムを中心部であるシミュレーションの処理の流れは、図4.1に示すように、1タイミングについてTDDの実行、論理演算、演算結果の出力を繰り返す。TDDの実行だけは各バッチ(並列シミュレーションの個々のテストケース)直列に実行するが、他はバッチ並列に実行し、処理時間の短縮を図っている。




図4.1 シミュレーション処理概要

## 4.2 論理演算処理方式

本システムの論理演算処理部（TM法）の概要フローを、図4.2に示す。TM法は、入かに変化のあった素子のみを演算するイベント法の一つである。イベント法ではすべてのイベントを同一のスタックに格納するが、TM法はスタックを時間対応に持ち、イベントを時間軸に沿って登録しておくことで、細かいタイミングでの演算を可能にした方法である。




図4.2 論理演算処理フロー

論理演算を行なう場合に使用される各種テーブルの関連を、図4.3に示す。MGTは論理接続情報をテーブル化したもので、処理されるテーブル類の中心である。NETは、処理すべき素子のMGTアドレス、論理値等を持ち、演算結果を遅延時間の間だけ一時的に貯えておくバッファの働らきをし、CETは、次に論理演算すべき素子をスタックしておくのに用いられる。このNET、CETは、MGTのバッファリングの単位毎にブロック化されており、それぞれのMGTブロックの先頭アドレスは、MGT BDTに表示されている。TCPTは、現時点で処理すべきNETが見つわっているTCCTのタイムスロットを指している。1タイミングでの処理は、このNET中素子の処理から始まる。STDによるデータの初期セット、TDDの代入文が実行されると、その指定された素子と論理値がNETに登録され、演算処理に起動がかかる。

論理演算処理における本システムの特徴を、以下に述べる。

### (1) イニシャライズシミュレーション

イベント法を採る2値シミュレータでは、実際の論理演算の前に、イベントが正しく伝播するように論理の連続性を保証しておく処理が必要であり、これをイニシャライズシミュレーションと呼ぶ。SMFに論理接続情報の外にSTTを持たせ、これにシミュレーション結果を保存させることで次回からのイニシャライズ処理を省けるようにしている。

### (2) 処理時間、使用エリアの節約

論理装置の中でのクロック信号は、発振回路で作られファンアウト回路により装置各部に分配され




図 4.3. 論理演算実行時のテーブル関連図

る。従って発振器にイベントを発生させなくても、クロック信号のファンアウト先に直接イベントを発生させれば十分であり、その結果としてシミュレーション時間の短縮が図れる。

入力が複数本ある場合には、それぞれの入力からイベントが伝播してくることがある。それが同時刻ならば処理は一度だけでよいので、NET登録, CET登録の際に同一素子二重登録を避けている。その際、前述のNET, CETのブロック化が二重登録判定時間の短縮に寄与している。また、並列シミュレーションでは、複数バッチにイベントが生じても、イベントの処理は1回で済む。

一つの素子の二出力が補数の関係にあるものは、そのことをLBSLで定義しておくことでSTTを共有化し、メモリを節約している。

### (3) 論理マクロとのインターフェース

演算論理を記述した論理マクロを使って論理演算を行うには、MGT中の入出力ライン数、STTアドレス等を知る必要がある。システム租込み機能については、処理の高速化を図る目的で、論理マクロ中でこれらの情報を参照するところまで記述している。しかしユーザが論理をLBSLで定




図 4.4 論理マクロの位置づけ

義する際、これらの情報のはいっているMGTアドレス等を意識して記述させることはできない。そこで論理演算部とMGT等とのインタフェース処理を司るルーチン(インタフェースマクロ)を独立させ、図4.4に示すように、これらの必要データを全てPRMTに準備しておく。その結果、ユーザがこれらのデータだけを使って論理を記述することを可能とした。

(4) MGTのバッファリング

対象回路が大規模になると、接続情報のテーブル(MGT)が大きくなり、全テーブルをコアに常駐できなくなり、バッファリングが必要になる。MGT上の素子の配列は図面位置順とすることで、イベントの伝播していく先をMGT中の互いに近くに配置している。また、クロック信号を受ける回路等の、イベントが頻繁に発生する回路のMGTセグメントは、コア上に常に留まるようにすることが望ましい。

これらのことを考慮して、以下に示す不要ページ追い出しアルゴリズムLRURS(Least Recently Used Excluding Resident Set)を採用した。

これは表4.1に示す基本的なアルゴリズムLRU, LFUを基本とし、RSの条件を加味したものである。すなわち表4.2の例に示すように、最終参照時刻を第1キー、参照回数を第2キーとして、ソートされた順に追い出すが、その際RSならば追い出しを禁止する、というものである。

表4.1 バッファリングの基本アルゴリズム

アルゴリズム名称	追い出し基準	対象データの特性
LRU (Least Recently Used)	最近参照されていないページを追い出す	最近参照されているものは、近い将来に又参照される可能性が高い。
LFU (Least Frequently Used)	参照頻度の少ないページを追い出す。	参照回数が多いものは、将来また参照される可能性が高い。
RS (Resident Set)	参照頻度の特に高いページは、追い出しを禁止する。入れ替えエリアページ数の $\alpha\%$ のページが、レジデントセットとなる	周期的に参照されるものは、通算の参照頻度が高くなる。

表4.2 追い出し順序のソート例

最終参照時刻	2	2	3	5	5	5	6	----
参照回数	8	2	4	15	10	3	7	----

→

5. 各種データ例

本シミュレータの各種データ例と、シミュレーション結果を表5.1に示す。

表5.1 データ例 (1/3)

種類	内容	データ例
論理機能記述データ	① 論理ブロック名定義	*FUNC JK/F ; ⑤
	② 論理マクロ名定義	*IN ② → S/1, J/1, C/1, K/1, R/1 ;
	③ 入出力ライン名定義	*OUT ④ → A/15.5N/20.5H/30N, W/15.5N/20.5N/30N ;
	④ 内部エリア定義	*INT ④ → JK(2) ; ⑥
	⑤ 入力ラインの空き処理	*REL ⑦ → C(A,N), HEO(S,R) ;
	⑥ 出力に対するデレイ値	*PROC ⑧ → ECL132/SYS1/S ;
	⑦ 入力間、出力間関係	DCL B BIN ; DO B=1 TO BNO ;
	⑧ 論理マクロの動作定義	IF SUBSTR(S,B,1)='0'B THEN DO ; SUBSTR(A,B,1)='1'B ; SUBSTR(N,B,1)='0'B ; } JKEND: END ;

表5.1 データ例 (2/3)


<p>論理接続情報</p>	<p>①素子名定義 ②論理プロック名 ③図面位置 ④接続関係</p>	 <pre> *LOGIC AR09A&lt;N &gt; @ARO.9A /I01=QF000 ,I02=AR08P.A ; *LOGIC AR09B&lt;N &gt; @ARO.9B /I01=AR02B.A ,I02=Q1A01.A ; *LOGIC AROXC&lt;N &gt; @ARO.XC /I01=AR09A.A ,I02=AR09B.A ; *LOGIC AR100&lt;FF &gt; @ARO.YB /I03=AR08P.A ; /I03=Q1A01.A ,I04=AR08P.A ; /S01=AR09A.A ,S02=AR09B.A ; R01=AR0XC.A ;     </pre>
<p>SMF 入力データ</p>	<p>①フロッグ入力ラインと相指定 ②固定値入力指定 ③デレイ値指定</p>	<pre> ① *CLOCK FQ101.I01/1,FQ101.I02/1,FQ102.I01/1,FQ102.I02/1, FQ103.I01/1,FQ103.I02/1,FQ104.I01/1,FQ104.I02/1; ② *TERM AR09B.I01/0 ; ③ *DELAY AROXC.A /ION ;     </pre>
<p>T D D</p>	<p>①タイムチャート出力レジスタ定義 ②シミュレーション手順定義 ③周辺回路動作定義</p>	<pre> ① *FAM RU(16) : AROF0,AROE0,AROD0,ARIC0,AROB0,AROAO,AR090, AR050,AR070,AR060,AR050,AR040,AR130,AR020, AR010,AR000; ① *FAM RT(16) : ARTF0,ARTE0,ARTD0,ARTIC0,ARTB0,ARTA0,AR190, AR180,AR170,AR160,AR150,AR140,AR130,AR120, AR110,AR100; *TEST EINIT ; ECLA = '1'B , '0'B ; +5 START 0 ; ② LR = '0010'X ; ES13A = '1'B ; ESTOA = '1'B ; *END ; *PSEUDO FMEM ; /* MAIN MEMORY */ *DEF FMADR(13) ; *DEF RC(8) ; *TAB SFMEMORY(17,1024,0):PRIVATE ; ③ FMACES: IF CEN06=0 THEN FMADR= MAB ELSE WAIT ; IF CLOF1 BRANCH FWRITE,FREAD ; FWRITE: +1 CALL RWRITE(SFMEMORY,MWB,FMADR,RC) ; GO TO FMEND ; FREAD: +1 CALL RREAD(SFMEMORY,MWB,FMADR,RC) ; FMEND: CASE1=0 ; LPTET=0 ; +2 GO TO FMACES ; *END ;     </pre>
<p>S T D</p>	<p>①データ名定義 ②データのタイプ指定 ③設定値 ④対象素子名 ⑤ビット数 ⑥開始番地 ⑦データ</p>	<pre> ② ① ④ \$DATA, IN SYSTEM ; ③ → 0 APF50, APF70, APF80, GROCF, GR1CF, GR2CF, GR3CF, GEMAF, GRPTF, ASF30, ASF40 ; ↓ 1 APF40, APF60, ASF00, ASF10, ASF20, ASF50, ASF60, ASF70, AIM00, AIM10, AIM20, AIM30, AIM40, AIM50, AIM60, AIM80, AIM90, AIMA0, AIMB0, AIMC0, AIMD0, AIME0; \$SEND ; ③ ① ⑤ \$DATA, RN ADD,17 ; ③ ⑦ → 15FFF ; ⑦ 10 OC100,OC001,06100 ; \$SEND ;     </pre>

表5-1 データ例 (3/3)

<p>S C D</p>	<p>① 対象装置名 ② クロック定義 ③ テーブルエリア量 ④ MGTバッファエリア量 ⑤ 実行モード ⑥ ユニットタイム ⑦ チェック機能選択 ⑧ テイレイ値選択 ⑨ TDD選択 ⑩ STD選択 ⑪ 実行時間 ⑫ SRFへの出力タイミング</p>	<pre> \$EQUIP ①'D20CC' // 'D20CCCTG', ②4(50N/96N) ; \$AREA ③EVT = 1500 ; \$BUF ④57 ; \$MODE I ; \$SMLGO ⑤ ; \$MODE ⑥L, 10N, ⑦L/⑧NR/NF, ⑨MIN ; \$TEST ESUY01 / 'LOAD-ADD TEST', EINIT/FMEM ; \$IPL ⑩\$FMEMORY(0), ADD(0) ; \$INIT SYSTEM ; \$SMLGO ⑪30C, SRFOOL (0/30/1P(1)) ;     </pre>																																																																																
<p>出力 指 定 デ ー タ</p>	<p>① テストケース名 ② 出力タイミング ③ 入力ファイル名 ④ 出力フォーマット</p>	<pre> \$SPEQUIP ① D20CC, ESUY01, ② 0/45/1P(1), T/ 1 ; \$PCHART ; REG R0/R1/R2/R3,RBR,BR,LR,PF,SF,ISF/IMF,IR,PBA/PBB, MCTL/MAB/MDB/MWB ; \$SPEQUIP ③ D20CC, ESUY01, ④ 8/10/1U(0), S/SRF004 ; \$PALLST ;     </pre>																																																																																
<p>シ ミュ レ ー シ ョ ン 結 果</p>	<p>① タイムチャート ② オールステート</p>	<table border="1"> <tr> <td>①</td> <td>CYCL.PHNO</td> <td>R0</td> <td>RBR</td> <td>BR</td> <td>LR</td> </tr> <tr> <td></td> <td></td> <td>R1</td> <td></td> <td></td> <td></td> </tr> <tr> <td></td> <td></td> <td>R2</td> <td></td> <td></td> <td></td> </tr> <tr> <td></td> <td></td> <td>R3</td> <td></td> <td></td> <td></td> </tr> <tr> <td></td> <td>0.</td> <td>1</td> <td>FFFF</td> <td>0000</td> <td>0000</td> </tr> <tr> <td></td> <td></td> <td></td> <td>FFFF</td> <td></td> <td>0010</td> </tr> <tr> <td></td> <td></td> <td></td> <td>FFFF</td> <td></td> <td></td> </tr> <tr> <td></td> <td></td> <td></td> <td>FFFF</td> <td></td> <td></td> </tr> </table> <table border="1"> <tr> <td>②</td> <td>ALL STATE LIST ### AT</td> <td>8CYCLE</td> <td>16UNIT</td> </tr> <tr> <td></td> <td>NO</td> <td>000</td> <td>064</td> </tr> <tr> <td></td> <td></td> <td></td> <td>128</td> </tr> <tr> <td></td> <td>0</td> <td>6000 0000 0000 0000</td> <td>0300 0E00 7003 800E 0300</td> </tr> <tr> <td></td> <td>320</td> <td>01E1 F006 3FFF E10F</td> <td>FEB9 AF27 4883 14C1 8007</td> </tr> <tr> <td></td> <td>640</td> <td>2027 3E80 03DE A47F</td> <td>F21F 5E5B 8010 FD7C 3F80</td> </tr> <tr> <td></td> <td>960</td> <td>8C00 003F 5C41 401F</td> <td>F8FF 5E0B CAFF</td> </tr> <tr> <td></td> <td></td> <td>60EF FEDF FFFD FEEF</td> <td></td> </tr> </table>	①	CYCL.PHNO	R0	RBR	BR	LR			R1						R2						R3					0.	1	FFFF	0000	0000				FFFF		0010				FFFF						FFFF			②	ALL STATE LIST ### AT	8CYCLE	16UNIT		NO	000	064				128		0	6000 0000 0000 0000	0300 0E00 7003 800E 0300		320	01E1 F006 3FFF E10F	FEB9 AF27 4883 14C1 8007		640	2027 3E80 03DE A47F	F21F 5E5B 8010 FD7C 3F80		960	8C00 003F 5C41 401F	F8FF 5E0B CAFF			60EF FEDF FFFD FEEF	
①	CYCL.PHNO	R0	RBR	BR	LR																																																																													
		R1																																																																																
		R2																																																																																
		R3																																																																																
	0.	1	FFFF	0000	0000																																																																													
			FFFF		0010																																																																													
			FFFF																																																																															
			FFFF																																																																															
②	ALL STATE LIST ### AT	8CYCLE	16UNIT																																																																															
	NO	000	064																																																																															
			128																																																																															
	0	6000 0000 0000 0000	0300 0E00 7003 800E 0300																																																																															
	320	01E1 F006 3FFF E10F	FEB9 AF27 4883 14C1 8007																																																																															
	640	2027 3E80 03DE A47F	F21F 5E5B 8010 FD7C 3F80																																																																															
	960	8C00 003F 5C41 401F	F8FF 5E0B CAFF																																																																															
		60EF FEDF FFFD FEEF																																																																																

6. システム評価

5章で示したデータ等を使って、約7000ゲートの論理装置(中小局用電子交換中央処理装置)をモデルに、その基本命令を組合せたTPを擬似プロシージャで記述したメインメモリに設定し、実行させた結果を述べる。

素子数が一定の場合、シミュレーション処理時間(CPUタイム=T)に影響を及ぼすと考えられる要因として、次のものが考えられる。

- ①. 処理イベント数 (E)
- ②. バック数 (B)
- ③. ユニットタイム間隔 (U)

表6-1に実行例を、図6-1~図6-3にこれら要因と処理時間の関係、MGTバ

ツファエリアとバッファリング回数との関係を示す。  
 <考察>

① 図6.1 から、処理時間は処理イベント数に大きく依存する。

② バッチ数を増やしても、イベント数が多少増すこと以外に直接の影響はなく、個々に複数回実行させるよりもずっと効率がよい。例えば異種の6本のTPを一度に実行しても、イベント数は、そのうちの1TPを単独で実行した場合の約5割増にしかならない例がある。(この数値は、どのようなテストケースを組合せて並列シミュレーションを行なうかによって、大きく変わってくると思われる。)

③ イベント率を  $E = (\text{全素子数} \times \text{全演算相数} \times 2) \times 100 (\%)$  と仮定すると、このモデルの基本命令実行時のイベント率は、表6.1から約8%である。

④ 図6.2 から、ユニットタイムを小さくとり細かいタイミングで演算しても、処理イベント数はあまり変化なく、処理時間に大きな影響を与えない。

⑤ イニシャルイズシミュレーションでは、CPUタイムで約900秒とかなりの時間を要する。これは、論理の切り口(ト素子と呼ぶ)からイベント発生と否とにかかわらず全素子無条件に演算する必要があり、その際、イベントテーブルがオーバーフローしない様、少しずつ処理しているためである。

表6.1 実行例

項目	値	備考
処理イベント数(E)	136891個	基本命令のTPを4相30サイクル間実行
バッチ数(B)	1バッチ	
ユニットタイム間隔(U)	10NS	各相間10等分
MGTバツリツ回数(I0)	56回	全MGT(56ページ)がはいるエリア量で実行
処理時間(CPU)(T)	173S	1.4S/100.7




図6.1




図6.2




図6.3

7. おわりに

以上、新たに開発した論理シミュレータの構成、処理の特徴を中心に述べた。現在、武蔵野通研にて運用中であり、今後は、運用評価にもとづく検討、改良を通じ、LSI等他の分野への適用範囲拡大化を図りたい。なお、運用結果並びにそれにもとづく効率、ユーザへの運用性等の評価については、今後引き続き報告する予定である。

<謝辞>

本システムは、通研、交換機製造会社4社が協力して開発したものであり、多くの方々に検討に参加していただいた。白本電気(株)、富士通(株)の関係諸氏、並びに武蔵野通研装室鵜野室長に、深く感謝いたします。

< 参考文献 >

- (1) 高島 他 : 論理シミュレータ LSS4  
電気通信学会交換研究会 1965年2月
- (2) 高島 他 : 並列処理を用いた大容量高速論理シミュレータ  
情報処理, Vol.7, NO.5, P263, 1966年
- (3) 西村 他 : NELDA-II 論理 Simulator に於ける block 化について  
電気四学会連合大会 1970年
- (4) 永峰 他 : 論理シミュレータ (LSP-3) について  
電子通信学会全国大会 1971年
- (5) 村上 他 : 大規模回路用汎用論理シミュレータ  
情報処理学会 DA 研究会 1975年
- (6) 屋、中林 他 : マイクロプログラムアセンブラの一構成法  
情報処理学会 DA 研究会, 資75-24, 1975年
- (7) 森、中林 他 : 設計データ記述言語の一構成について  
電子通信学会全国大会, 1304, 1976年
- (8) 星 他 : 論理シミュレーション制御の一方法について  
電子通信学会全国大会, 1302, 1976年
- (9) 米倉 他 : 専用言語によるシミュレーション実行制御の一方法について  
電子通信学会全国大会, 1301, 1976年
- (10) 木谷 他 : 論理シミュレーションの処理方式に対する一考察  
電子通信学会全国大会, 1300, 1976年
- (11) Y. T. Yen , "A Mathematical Model Characterizing Four-Phase MOS Circuits  
for Logic Simulation"  
IEE Trans. Computers Vol. C-17 NO.9 1968
- (12) S. G. Chappell 他 "Simulation of large asynchronous logic circuits using an  
ambiguous gate model"  
, FJCC 1971
- (13) E. G. Ulrich "Serial/Parallel event scheduling for the simulation of large systems"  
Proceedings-1968 ACM National Conference