

構造記述関数による組合せ回路の 検査系列の生成について

樹下 行三 高松 雄三, 柴田 正治
(広島大・総合科学) (佐賀大・理工)

1. まえがき

論理回路の故障診断の問題は、回路のLSI化に伴って増々重要になりつつある。この問題は、かなり古くから取扱われており多くの手法¹⁾が発表されている。その中で入出力端子間の経路に着目し一つの経路だけで信号の変化を伝搬させる一次元経路活性化法、および多経路活性化に拡張したDアルゴリズムなどがよく知られている。これらの手法は、本質的には組合せ回路に対するものであるが、現実には少し規模が大きくなると純粋に組合せ回路であるものは少く、順序回路である場合が多い。しかしながら、順序回路の検査系列生成は、組合せ回路に比べて更に複雑であり、これまで実用化に至っている手法はないようである。

論理回路において、一つの故障を仮定してそれを検査する入力を求めるという問題は、NP-Complete であるということが知られており²⁾、すべての仮定故障に対して検査入力を求めることはその手数上容易ではない。そこで、大規模回路に対しては検出率を犠牲にして、適当な入力を与えてその入力によって検出可能な故障を出来るだけ多く求める手法がある。これは論理シミュレーションを並用して実行する故障シミュレーションであり、これらの手法では、適当な計算時間で実用上有効な検出率を有する検査系列が生成出来る³⁾とされている。

先に述べたように被検査対象となる歴史的な文献は多くあるが、直接関係するもの以外は省略する。なお、これらの文献に関するまとめに文献(1)がある。

順序回路は、一般に順序回路であることや、また、LSI、VLSIとして回路の集積度が高くなることから、検出率を上げるのが困難になり新しい観点からの取扱いが要求されている。この方向として、検査容易設計が脚光を浴び、その一つとして、スキャンパスを含む回路設計が行われている^{3),4)}。この考え方は、順序回路の故障検査を組合せ回路の検査に帰着させ、論理回路の検査系列生成を組合せ回路の上で取扱おうとするものである。このような観点から検査の問題を考えると、再び組合せ回路の故障検査系列の生成が重要な問題となる。これが本論文で組合せ回路を対象としている動機である。

本論文では、論理回路のゲート接続情報を含んだ論理関数記述(以下、構造記述関数という)を用いて回路表現をし、論理関数の計算処理という形で検査系列を生成する方法を提案する。

このような構造記述関数は、Armstrong⁵⁾、Clegg⁶⁾などにより提案されており、検査系列生成に関する議論が行われているが、記憶容量の点(これらの構造記述関数では回路が大きくなるとその表現式が急激に大きくなる)などから実用化はなされていないようである。ここでは、圧縮した形の構造記述関数を導入しこの問題を解決している。

このような構造記述関数を用いても、生成アルゴリズムがNP-Completeであるということには変りがないが、以下述べる構造記述関数を用いる方法では、アルゴリズム自身の記述(プログラムの大きさ)は簡単であり、完全な検査入力の生成とか近似的検査入力の生成が比較的容易にできる。この方法でも、作業用の記憶容量が回路の規模

と伴に増加するが、最近では、計算機の使用可能な記憶容量が増大しているので、これが計算時間の短縮につながるならば、この方法は一つの有効な手段を与えるものであろうと考えている。

2. 構造記述関数

ここでは、本論文で基本となる構造記述関数 (Structure Description Function, 以下, SDF と略す) を定義し, その算出アルゴリズムを示す。また, 以下の議論が必要となる諸定義について述べる。

本稿で対象とするゲートは, AND, OR, NOT, NAND および NOR の 5 種とする。

次の条件を満足するよう元の回路と等価な樹枝状回路で実現される関数を SDF と定義する。従って, 以下の式を 等価樹枝状回路表現 (Equivalent Fanout-free Form, EFF と略記する) と呼ぶ。

「入力端子から出力端子へ至るすべての経路を, 入力変数が同一であって互別個の入力とする, 入力に補元の形を許した AND および OR のみからなる元の回路と等価な樹枝状回路。」

このような EFF は次の手順 A を用いて得られる。

[手順 A] EFF を求める手順

以下, i 個の $L(i), L(i-1), \dots, L(1)$ の系列を $\tilde{L}(i)$ で表す。また, 回路の信号線にはラベル A, B, \dots が付されているものとし, ラベル A, B, \dots は正負の符号を有するものとする。

[A.1] 初期設定

(1-1) $i \leftarrow 1, j \leftarrow 1.$

(1-2) 出力端子に接続されている信号線 (A としよう) を取り出し, $L(i) \leftarrow A$ とし [A.2] を行う。

[A.2] 以下の手順を行え。

(2-1) $i \leftarrow i+1$ とし, ラベル

$L(i-1)$ から入力端子へ向い, ラベル $L(i-1)$ がゲート G の出力線であれば G の入力線のうちマーフされていない入力線 (B としよう) を取り出し B をマーフする。(2-3)へ。そうでなければ, ラベル $L(i-1)$ が接続されている入力側の信号線 (C としよう) を取り出し (2-2) へ行く。

(2-2) $L(i) \leftarrow C$, C が入力端子に接続されていれば (2-5) へ。そうでなければ (2-1) へ行く。

(2-3) G が否定素子 (NOR, NAND および NOT) ならば, ラベル $L(i-1)$ の符号の反転したものを B に付し (B^* と書く), $L(i) \leftarrow B^*$ とする。そうでなければ, $L(i) \leftarrow B$ とする。

(2-4) B が入力端子に接続されていれば (2-5) へ。そうでなければ, (2-1) へ行く。

(2-5) 経路 P_j として $\tilde{L}(i)$ を登録する。[A.3] を行う。

[A.3] 以下の手順を行え。

(3-1) ラベル $L(i)$ が出力端子に接続されていれば, [A.4] を行う。ラベル $L(i)$ がゲート G の入力線であれば (3-3) へ。そうでなければ, (3-2) へ行く。

(3-2) $i \leftarrow i-1$ とし (3-1) へ。

(3-3) G にマーフされていない入力線 (D としよう) が存在すれば (3-4) へ。そうでなければ G の入力線すべてのマーフを消し, $i \leftarrow i-1$ とし (3-1) へ行く。

(3-4) $L(i) \leftarrow D$ とし, P_j と P_{j+1} の関係 $R(P_j, P_{j+1})$ を次のように決定する。

$$R(P_j, P_{j+1}) \leftarrow G_N \cdot G_P \cdot \text{Sgn}(L(i-1))$$

ここで, G_N は $\tilde{L}(i)$ 上のゲートの数であり, また,

$$\text{Sgn}(L(i-1)) = \begin{cases} 1 & (\text{ラベル } L(i-1) \text{ が正}) \\ -1 & (\text{ラベル } L(i-1) \text{ が負}) \end{cases}$$

$G_p = \begin{cases} 1 & (G \text{ が OR 又は NAND のとき}) \\ -1 & (G \text{ が AND 又は NOR のとき}) \end{cases}$
 $j \leftarrow j+1$ とし、[A.2]へ行く。

[A.4] $R(P_j, P_{j+1})$ の絶対値の大きい順に、正のときは P_j と P_{j+1} との積算が OR, 負のときは AND となるように括弧付の式を構成する。
 (手順 A 終り)

[例]

上記の手順 A を用いて図 1 の回路の E F F (E_f と書く) を求める。




図 1. 論理回路の例

[A.1] (1-1) $i \leftarrow 1, j \leftarrow 1$. (1-2) $L(1) \leftarrow L$.

[A.2] (2-1) $i \leftarrow 2$, J を取り出し $m-7$. (2-3) $L(2) \leftarrow J$. (2-4), (2-1) $i \leftarrow 3$, E1 を取り出し $m-7$. (2-3) $L(3) \leftarrow E1$. (2-4), (2-1) $i \leftarrow 4$, E を取り出す. (2-2) $L(4) \leftarrow E$. (2-5) P_1 とし $E E_1 J L$ を登録。

[A.3] (3-1), (3-2) $i \leftarrow 3$. (3-1), (3-3) $m-7$ されてはいない F_1 が存在. (3-4) $L(3) \leftarrow F_1$,


$R(P_1, P_2) \leftarrow 2 \times (-1) \times 1, j \leftarrow 2$.

[A.2] (2-1) $i \leftarrow 4$, F を取り出す. (2-2) $L(4) \leftarrow F$. (2-1) $i \leftarrow 5$, C を取り出し $m-7$. (2-3) $L(5) \leftarrow C$. (2-4), (2-5) P_2 とし $C F F_1 J L$ を登録。

以下, [A.3], [A.2] を繰り返す行くことにより, P_3, P_4, \dots, P_9 とし、それぞれ, $A D F F_1 J L, B B_1 D F F_1 J L, C F F_2 H K L, A D F F_2 H K L, B B_1 D F F_2 H K L, E E_2 G I K L, B B_2 I K L$, (-記号は負のラベルを表す), が得ら

れる。また, $R(P_j, P_{j+1}), j=2, 3, \dots, 8$ は, $3, -4, 1, -4, 5, -2, -3$ となる。

[A.4] $R(P_j, P_{j+1})$ から E_f を構成すると次のようになる。



従って,

$$E_f = P_1 \cdot (P_2 \vee P_3 \cdot P_4) \vee P_5 \cdot (P_6 \vee P_7) \cdot P_8 \cdot P_9$$

が得られる。

(例終り)

上記の手順 A で得られる E F F を展開し, 経路 P_i の積和形で表した式を求めると Clegg の定義した S D F (S P O O F と呼ばれている) になり, また, 回路の信号線のラベルのかわりにゲート名で経路 P_i を表せば Armstrong の定義した S D F (e n f と呼ばれている) となる。

S P O O F または e n f を用いると, せうは積和形で表されている n 個の経路の個数の増大に伴い必要とする記憶容量は急激に増加し実用的でない。しかしながら, 本稿で導入した E F F は経路の個数で表され, また, 経路を表す情報はその E F F を求める手法から容易に木構造で表すことが出来, 効率良く記憶できるという利点を有している。

以下, 論理関数 f を実現する回路の E F F を E_f で表す。また, E_f を展開して積和形で表した式 (S P O O F) を $e_n f$ で表し, その積項を T_j で, T_j の部分積を E_j のように表すことにす

る。よりすると、 S_f は、一般に、

$$S_f = T_1 \vee T_2 \vee \dots \vee T_k \quad (1)$$

と表される。

また、これらの式に現われる入力から出力へ至る経路を P_j で表す。一般に経路 P_j は $P_j = z_i^* \alpha$ 、ここで、 z_i^* は z_i または \bar{z}_i であり、 α は入力 z_i^* から出力へ至る経路 P_j を表すラベルの系列、で表されるから、 z_i^* を P_j の入力リテラルといい、入力リテラルが z_i^* である経路 P_j を $P_j \langle z_i^* \rangle$ と書く。

3. 経路活性化条件と経路微分

ここでは、2. で述べた SDF に経路に対するブール微分 (以下、経路微分という) という概念を導入し、経路の活性化条件を考察する。

n 個の入力変数 x_1, x_2, \dots, x_n を有する論理回路において、 n 個の入力変数に定数 $a_i \in \{0, 1\}$ または、ドントケア d を適当に割当てた n 次元ベクトルを入力という I で表す。

【定義1】 与えられた回路に対して入力 $I_1 = (b_1, \dots, b_{i-1}, a_i, b_{i+1}, \dots, b_n)$ を加之する場合を考える。ここで、 b_j は a_j または d である。このとき、経路 $P_j \langle z_i^* \rangle$ 上の任意の信号線の信号値を1個所変化させたとき、その信号線を入力とするゲートの出力値が変化すれば、経路 $P_j \langle z_i^* \rangle$ は I_1 で a_i -フリテカル経路 であるという。

【定義2】 経路 $P_j \langle z_i^* \rangle$ が $I_1 = (b_1, \dots, b_{i-1}, a_i, b_{i+1}, \dots, b_n)$ で a_i -フリテカル経路であり、かつ、 $I_2 = (c_1, \dots, c_{i-1}, \bar{a}_i, c_{i+1}, \dots, c_n)$ で \bar{a}_i -フリテカル経路であるとき、 $P_j \langle z_i^* \rangle$ は $I = (e_1, \dots, e_{i-1}, d, e_{i+1}, \dots, e_n)$ で 活性化経路 であるという。ただし、 $c_j = b_j$ または $c_j = d$,

$e_j = b_j \cap c_j$ ($j \neq i$) であり、演算 \cap は、 $a \cap a = a$, $a \cap d = d \cap a = a$, $a \cap \bar{a} = \phi$ (ϕ は定義されないことを意味する) である。

活性化経路においては、その定義から入力端子の変化は出力端子まで伝搬する。ところが、 a_i -フリテカル経路においては、必ずしも入力端子の変化が出力端子まで伝搬するとは限らない。

【定義3】 経路 $P_j \langle z_i^* \rangle$ を a_i -フリテカル経路とする入力 I が存在しないとき、 $P_j \langle z_i^* \rangle$ は 非フリテカル経路 であるという。

次に、回路の経路 P_j が与えられたとき、 P_j が活性化経路かフリテカル経路かまたは非フリテカル経路であることを判定する方法を述べよう。

【定義4】 次式で定まる dS_f/dP_j を S_f の 経路微分 という。

$$\frac{dS_f}{dP_j} = S_f(P_j=0) \oplus S_f(P_j=1) \quad (2)$$

ここで、 $S_f(P_j=a)$ は S_f に現われる P_j の値を a にした式を表す。

【定義5】 dS_f/dP_j のすべての P_k ($k \neq j$) に対応する入力リテラル z_k^* を代入して得られる関数を経路活性化関数といい、 $f_{P_j}(X)$ で表す。また、 $f_{P_j}(X) = 1$ を満たす入力の集合を Π_j で表す。

【性質1】 経路 $P_j \langle z_i^* \rangle$ が活性化経路であるための必要十分条件は $I \in \Pi_j$ なる I が存在することである。ここで I は定義2である。また、 $P_j \langle z_i^* \rangle$ がフリテカル経路であるための必要十分条件は $I_1 \in \Pi_j$ なる I_1 が存在することである。ここで I_1 は定義1のとおりである。また、 $\Pi_j = \phi$ (ϕ は空集合を表す) のとき、かつそのときに限り $P_j \langle z_i^* \rangle$ は非フリテカル経路である。 (証明略)

†本稿では、性質の証明は紙面の都合で省略する(7)。

この性質から検査入力を生成することは経路微分を行い、その値を1とする入力集合を求めることに帰着される。従って、以下経路微分の算出法を考察する。

〔性質2〕 S_f の項 T_j において、経路 P_j が含まれている項を T_{j1}, \dots, T_{jm} , そうでない項を T_{i1}, \dots, T_{in} とすると式(2)は次の式で与えられる。

$$\frac{dS_f}{dP_j} = (v_{j1} \dots v_{jm}) \cdot \bar{T}_{i1} \dots \bar{T}_{in} \quad (3)$$

ここで、 $T_{jk} = P_j \cdot v_{jk}$ ($k=1, \dots, m$) である。

この性質を用いることにより経路微分が排他的論理和の演算を行うことなく得られる。ところが、式(3)を用いるためには E_f を展開した式 S_f を用いなければならない。このとき、回路の経路の数が増加すると項 T_j の数が急激に増加し、作業用の記憶容量の増大ばかりでなく計算時間の増加も免れ得ない。そこで、経路微分を E_f を用いて算出する方法を次に示す。

以下、 E_f を否定したものを \bar{E}_f で表す。 $E_f(\bar{E}_f)$ は P_j について正(負)関数であるから、

$$E_f = P_j \cdot E_{fj} \vee E_{fj} (P_j = 0)$$

$$\bar{E}_f = \bar{P}_j \cdot \bar{E}_{fj} \vee \bar{E}_{fj} (P_j = 1)$$

と表すことができる。 $E_f(P_j = a)$ は E_f の P_j の値を a とした式である。

〔性質3〕 S_f の経路微分は E_{fj} , \bar{E}_{fj} を用いて次式で与えられる。

$$\frac{dS_f}{dP_j} = E_{fj} \cdot \bar{E}_{fj} \quad (4)$$

\bar{E}_{fj} は E_{fj} から容易に求めることができ、また、 $E_{fj}(\bar{E}_{fj})$ は $E_f(\bar{E}_f)$ から式の処理により作り出すことができる。式(4)を用いることによりビット演算を導入することも可能となり、効率良く経路微分が得られる。

次章でこの経路微分に基づいた検査入力生成アルゴリズムを述べよう。

4. 検査入力生成アルゴリズム

3. で述べたように検査入力を生成するには、経路微分を行い $f_{P_j}(X) = 1$ を満たす活性化(クリティカル)入力を生成すればよい。このとき、被検査回路の規模、要求される検査入力により、次のような検査入力生成アルゴリズムが考えられる。

(1) 与えられた経路 P_j を活性化(クリティカル)する入力の生成

アルゴリズムPA: P_j について経路微分を行い、 $f_{P_j}(X) = 1$ とするすべての入力の集合 Π_j を求める。

アルゴリズムPB: P_j について経路微分を行い、 $f_{P_j}(X) = 1$ とする1つの入力を求める。

アルゴリズムPAを行うことにより、その経路が活性化、クリティカルまたは非クリティカル経路であるが決定できる。従って、回路の経路の遷延検査入力⁽⁸⁾を生成する場合有用であろう。アルゴリズムPBは経路微分に要する時間の短縮ができるから、大規模な回路に適用することができよう。

(2) 被検査回路の検査入力集合の生成

アルゴリズムTA: すべての経路についてアルゴリズムPAを行う。

アルゴリズムTAを行うことにより、多重活性化、多重口伝搬に相当する検査入力を得ることができ、完全な検査入力集合を求めることができるが⁽⁷⁾、回路規模が大きくなるに伴い実用的な処理時間で得られなくなる。そこで、次のような近似的な手法を考える。

アルゴリズムTB: ある適当な経路の順序でアルゴリズムPBを実行し、すべての信号線が活性化(またはクリティカル)経路上にあれば終了する。

アルゴリズムTC: 未検出信号線(活性化またはクリティカル経路上に未出現信号線)に対して、それを含む

経路を求めアルゴリズムPA (またはPB) による経路の経路微分を行い検査入力を求める。この操作をすべての信号線が含まれるまで繰返し実行する。

アルゴリズムTB, TCは近似的検査入力集束を求めているが、少なくともすべての信号線を含んでいるという意味で100%の検出率を得ようとするものである。

アルゴリズムTD：被検査回路のすべての入力信号線 (および入力信号線のファンアウト線) をただ1つの活性化経路 (もし存在すれば) で覆うように経路微分を行う。

このアルゴリズムを行うことにより、入力線だけの検査入力で全体の信号線の検査がどの程度可能かということができる (表1参照)。

5. プログラムの構成

ここでは、これまで述べたSDFを用いた検査入力生成法のプログラム化について述べる。

5.1 全体の構成および概要

作成したプログラムは、図2に示すように、(I)回路記述から回路テーブルへの変換、(II)EFFの作成、(III)経路微分、の3つの部分から構成されている。これらのルーチンはさらにいくつかのサブルーチンで構成されている。

5.2 サブルーチンの概要

ELMNTB：付録に示す回路記述フォーマットで書かれた被検査回路の回路記述データを読み込み、回路記述リストを印刷し、次に回路記述を2つの回路テーブル (内部表現) に変換する。このとき、回路記述データのエラー (未定義ラベル、多重定義ラベル、フォーマットエラーなど) をチェックする。

CONCAT：回路テーブルの信号線名をパックする。

PATHTB：回路テーブルから、2.で述べた手順Aを用いてEFFを作成する。これを、回路の出力の数だけ繰返す。

PRNTEF：PATHTBで作られたEFFおよび経路のリストの印刷。




図2. 全体の構成図

PTHDFI: 4. で述べた検査入力生成アルゴリズムを実行するルーチンであり、各アルゴリズムにより異なる構成になる。このルーチンには、基本的には式(4)を処理するために以下示す5つのサブルーチンを有している。

FUNCTION: $E_{FF}(E_f)$ から \tilde{E}_f を作り、経路微分を行うための前処理を行う。

PIFUNC: E_f および \tilde{E}_f から E_{fj} , \tilde{E}_{fj} なる式の切り出しを行う。

GETPSP: E_{fj} および \tilde{E}_{fj} に、その値に対する入力リテラルを代入し、展開した式 $E_{fj}(x)$ および $\tilde{E}_{fj}(x)$ を求める。

TESTPN: $E_{fj}(x)$, $\tilde{E}_{fj}(x)$ から式(4)を用いて $f_{pj}(x) = 1$ を満たす入力を生成する。

PRNTBI: **TESTPN** で生成された入力を印刷する。

5.3 アルゴリズムの選択法

4. で述べた検査入力生成アルゴリズムを実行するため、現在までに作成したプログラムは次のとおりである。

- (1) アルゴリズム TA
- (2) アルゴリズム TB
- (3) アルゴリズム TD

これらの選択はサブルーチン **PTHDFI** を換えることにより行われる。

5.4 プログラム仕様

作成したプログラム仕様は次のとおりである。

- (1) 使用言語: FORTRAN IV
- (2) プログラムの規模
 - (I) 回路テーブル作成: 約 210 ステップ
 - (II) E_{FF} の作成: 約 270 ステップ
 - (III) 経路微分: 約 500 ステップ

であり、メインプログラムを含めると合計約 1K ステップのプログラムである。

- (3) データ領域および作業領域
上記のプログラムを実行するには、
被検査回路の信号線の総数 --- L
 E_{FF} の経路の数 --- P
ゲートの数 --- G

とすると、おおよそ次のデータ領域が必要である。

- (I) 回路テーブル --- $5 \times L + m \times G$
m: ゲートの平均ファンイン数
- (II) E_{FF} の作成 --- $k \times P$
k: 定数 ($5 \leq k \leq 10$)
- (III) 経路微分 --- $C \times P$
C: 定数 (= 6)
- (IV) E_{fj} , \tilde{E}_{fj} を展開するときの作業領域 --- W

作業領域 W は回路に依存するため評価は困難である。なお、表 1 の回路番号 4 以外の W はおおよそ 2.5 KB 程度であった。

6. 実行結果と評価

現在、作成したプログラムを数 10 ~ 100 ゲート程度からなる回路に適用し、 E_{FF} の作成、検査入力の生成を行っている。表 1 にその実行結果の一例を示す。使用計算機は九州大学大型計算機センター FACOM M-190 および M-200 である。

アルゴリズム TA の実行結果から、 E_{FF} の作成については、(i) 計算時間はほぼ回路の経路の数に比例する。(ii) 経路情報の記憶容量は経路の総数の数倍 (おおよそ 3 ~ 5 程度) である。(iii) 経路の総数はゲート数の 1 ~ 10 倍程度である。などがわかる。これらのことから、 E_{FF} の処理に関しては、計算時間、記憶容量ともに実用的な結果であろうと考えている。また、経路微分に関しては、その処理時間が経路の数の増加とともに急激に大きくなる。この場合、近似的手法を用いる必要がある (表 1, アルゴリズム TD)。いずれにしても、回路の経路の数がその回路の複雑さを表す一つの有力な指標であることが確認される。

表1. 検査入力生成プログラムの実行結果

| *1 回路番号 | ゲート数 | 信号線数 | 入力数 | 出力数 | E F F の作成 | | | 検査入力生成 | | | | | |
|------------|------|------|-----|-----|-----------|--------------------|--------------|--------|------|--------|-----|-------|------|
| | | | | | 時間 (秒) | 経路 テーブル のサイズ | 経路 の 数 | T A | | T B *3 | | T B | |
| | | | | | | | | 時間(秒) | 特性*2 | 時間(秒) | %*4 | 時間(秒) | 検査*5 |
| 1 | 31 | 120 | 11 | 3 | 1.1 | 727 | 25 | 0.1 | 10 | 0.06 | 64 | 3.5 | 64 |
| | | | | | | | 98 | 2.7 | 24 | 2.0 | 75 | | 63 |
| | | | | | | | 98 | 3.0 | 24 | 2.1 | 75 | | 63 |
| 2 | 35 | 115 | 6 | 8 | 1.2 | 1005 | 39 | 0.1 | 7 | 0.08 | 64 | 1.2 | 49 |
| | | | | | | | 49 | 0.3 | 5 | 0.2 | 46 | | 41 |
| | | | | | | | 24 | 0.06 | 5 | 0.04 | 60 | | 59 |
| | | | | | | | 64 | 0.4 | 12 | 0.3 | 72 | | 53 |
| | | | | | | | 44 | 0.2 | 7 | 0.1 | 68 | | 65 |
| | | | | | | | 70 | 0.6 | 3 | 0.4 | 34 | | 32 |
| | | | | | | | 52 | 0.3 | 12 | 0.2 | 73 | | 64 |
| | | | | | | | 9 | 0.01 | 6 | 0.01 | 86 | | 86 |
| 3 | 46 | 129 | 9 | 2 | 3.9 | 1330 | 144 | 23.3 | 144 | 4.8 | 100 | 2.2 | 42 |
| | | | | | | | 144 | 18.9 | 144 | 4.0 | 100 | | 42 |
| 4 | 96 | 264 | 14 | 8 | 12.7 | 3190 | 384 | 335 *1 | 194 | 211 | 89 | 11.3 | 140 |
| | | | | | | | 72 | 0.6 | 50 | 0.4 | 95 | | 86 |
| | | | | | | | 48 | 0.3 | 26 | 0.2 | 92 | | 83 |
| | | | | | | | 56 | 1.0 | 56 | 0.7 | 100 | | 94 |
| | | | | | | | 81 | 6.5 | 81 | 3.9 | 100 | | 92 |
| | | | | | | | 24 | 0.2 | 24 | 0.2 | 100 | | 100 |
| | | | | | | | 156 | 17.7 | 134 | 9.2 | 97 | | 87 |
| | | | | | | | 108 | 3.0 | 86 | 1.8 | 96 | | 87 |

7. おまけ

ここで、圧縮した SDF 表現を導入し、その SDF を用いた論理回路の検査入力生成法について考察した。

まず、SDF に経路微分を定義し、経路の活性化条件を明らかにした。また、これらの理論に基づいて作成した検査入力生成プログラムの概要およびその実行結果について述べた。EFF の処理に関しては実用的な結果が得られたと考えられるが、検査入力生成(経路微分)に関しては、経路の数の増加とともにその処理時間が大きくなる。

- *1 計算時間は FACOM M-200 (2A15H, M-190) による。
- *2 活性化経路の数。
- *3 この TB では、活性化経路のみに着目したアルゴリズムである。
- *4 活性化経路を覆われる信号線の全体の信号線に対する比率(%)。
- *5 この検査では、単価故障を考慮していない。
- *6 回路番号 1, 2, 3, 4 のカテゴリー番号は、それぞれ、SN5485, 2207, SN54LS280, SN54181 Z である。

る。したがって、4. で述べた近似的手法を用いる必要がある。

しかしながら、アルゴリズム T A で得られる結果から、この回路の検証が行えると考えられるので、回路の規模、要求される検査入力の性質によりアルゴリズムを選べば、ここで述べた手法は回路の検証ということを含めて一つの有用な検査入力生成法であると思われる。

本研究は一部文部省科学研究費(課題番号 45514b)による。

参考文献

- (1) Van Cleemput, W. M.: "Computer Aided Design of Digital Systems - A Bibliography, Vol. I, II, III", Pitman (1976, 1977, 1978).
- (2) Ibarra, O. H. and Sahni, S. K.: "Polynomially complete fault detection problems", IEEE Trans. Comput., Vol. C-24, 3, p.242, Mar. 1975.

- (3) Yamada, A., et al. : " Automatic test generation for large digital circuits ", Proc. 14th Design Automation Conf., June, p.78, 1977.
- (4) Eichelberger, E. B. and Williams, T. W. : " A logic design structure for LSI testability ", ibid., p.462.
- (5) Armstrong, D. B. : " On finding a nearly minimal set of fault detection tests for combinational logic nets ", IEEE Trans. Electron. Comput., Vol. EC-15, 1, p.66, Feb. 1966.
- (6) Clegg, F. W. : " Use of SPOOF's in the analysis of faulty logic networks ", IEEE Trans. Comput., Vol. C-22, 3, p.229, Mar. 1973.
- (7) 橋下, 高松, 柴田: "構造記述関数を用いた論理回路の故障検査法", 電子通信学会, 電子計算機研究会 (昭和55年2月発表予定).
- (8) Shedletsky, J. J. : " Delay testing LSI logic ", Proc. 1978 Int. Symp. Fault-Tolerant Computing, June, p.159, 1978.

付 録

A. 回路記述フォーマット

5. の SDF による検査入力生成プログラムで用いた回路記述フォーマットについて述べる。スタートメントは大別すると、(1) 回路記述スタートメント、(2) コメントスタートメント、の2つからなる。

A.1 スタートメントの形式

A.1.1 回路記述スタートメント

一連の回路記述スタートメントにより回路の接続情報を表すものであり、次のような / (スラッシュ) で区切られた3つのフィールドからなる。

┌ オペレーションフィールド / 第1オペランド / 第2オペランド /

(1) オペレーションフィールド: 回路の論理

情報を表し, AND, OR, NAND, NOR, NOT, IN (入力線の定義), OUT (出力線の定義) および FOUT (ファンアウトの指定) から1つを第1カラムを空白にして第2カラムから左につめて記入する。

(2) 第1, 第2オペランド: オペレーションフィールドに記述されたオペレーションの対象となる信号線の組合せを記述する。このフィールドに記述される信号線はコンマ(,)記号で区別される。

注1) このフィールドに空白記号があればすべて除いて処理される。

注2) 信号線は8文字以内の英数字で名前が付けられる。

注3) 2行以上にわたって記述する場合は、2行目以降各行の第1カラムに等号(=)記号を記入する。

A.1.2 コメントスタートメント

第1カラムにアスタリスク(*)記号を記入することにより、その行すべてがコメントと見なされる。ただし、回路記述リストの中ではプリントされる。

A.2 回路記述スタートメント

(1) AND, OR, NAND, NOR スタートメント

論理素子(ゲート)の入出力信号線間の関係を記述するもので、次の形式で表す。

┌ OP. / 入力線1, ..., 入力線N / 出力線 /

ここで、OP. は AND, OR, NAND, NOR のいずれかである。

注1) 第1オペランドの入力線名は、で区切って記入する。

注2) 第2オペランドは1個の出力信号線名を記入する。

[例] ┌ AND / A1, A2, A3 / B1 /

(2) NOT スタートメント

NOTゲートを記述するもので、次の形式で表す。

□ NOT / 信号線1 / 信号線2 /

注1) 第1,第2 オペランドともに信号線名は各1個記入する。信号線1がNOTゲートの入力線、信号線2が出力線を表す。

[例] □ NOT / A5 / B5 /

(3) FOOT スタートメント

ファンアウト情報を記述するもので、第1オペランドに1個の信号線、第2オペランドに第1オペランドの信号線がファンアウトしている信号線を記述する。

□ FOOT / 信号線1 / 信号線2, ..., 信号線N /

[例] □ FOOT / A1 / B1, B2, B3, B4 /

(4) IN および OUT スタートメント

入力(出力)端子に接続されている信号線を記述するスタートメントであり、次の形式で表す。

□ IN / 入力端子1, ..., 入力端子N [入力信号線1, ..., 入力信号線N] /
□ OUT / 出力信号線1, ..., 出力信号線M [出力端子1, ..., 出力端子M] /

[] は省略が許されることを示す。

注1) 端子名と信号線名は記入されている順に対応する。従って、記入される個数は同数でなければならない。

注2) 第2オペランドの[]の部分省略されたとき、入力端子名と入力信号線名(出力信号線名と出力端子名)とは同一とされる。

[例] □ IN / PN1, PN2, PN3 / X1, X2, X3 /

□ IN / INP1, INP2, INP3 //

□ OUT / Y1, Y2, Y3, Y4 / P1, P2, P3, P4 /

□ OUT / OPT1, OPT2, OPT3 //

(5) END スタートメント

回踏記述の終りを示すのに用い、一連の回踏記述スタートメントの最後のスタートメントである。第1カラムを空白とする次の形式で表す。

□ END

A.3 一般的注意事項

(1) 継続行に制限はない。

(2) 回踏記述スタートメントは、ENDスタートメントを除いて順序は任意でよい。

A.4 回踏記述例

図1の回踏の回踏記述例を次に示す。

***** PROGRAM LIST *****

```
1 ***** EX.1 *****
2 IN/X1,X2,X3,X4/A,B,C,E/
3 FOOT/B/B1,B2/
4 FOOT/E/E1,E2/
5 AND/A,B1/D/
6 OR/C,D/F/
7 NOT/E2/G/
8 NOT/F2/H/
9 NOR/G,B2/I/
10 AND/E1,F1/J/
11 AND/H,I/K/
12 FOOT/F/F1,F2/
13 OR/J,K/L/
14 OUT/L/Z/
15 END
```