

LSI マスクパターンの電気的及ぶ論理的接続検査システム ELITE について

中野敏宏 吉田健一 犬伏恒雄
シャープ 株式会社

1. 予文がき

数万ゲート以上におよぶ複雑なLSIを、論理的に誤りなく設計し、意図した回路特性を正確に実現するため、設計の各段階において、計算機を利用することが、必要不可欠となる、ときである。

LSIの設計過程の例を図1に示すと、これらの各段階で行なわれる計算機利用の主なもの曰く、論理設計曰く、論理シミュレーションと回路解析、レイアウト設計及びアートワーク処理曰く、自動配置、自動配線そしてアートワーク・データの検査であり、その他、

テストデータの作成、故障解析、デバイス・シミュレーション、及びプロセス・シミュレーション等がある。

LSI設計の最終目標は、論理的かつ電気的に正確なアートワーク・データを得ることである。この工程の大部分は、自動化の方向に進んでいるが、まだ、人手に頼る部分も多く存在する。従って、計算機によるアートワーク・データの検証が必要であり、現在そのための対策として、一般的に、次の5つか挙げられてゐる。

(1) 電気的特性的検査

意図した電気的特性が実現されて




図1. LSIの設計フロー

いふかどうかの検査を行う。

(2) 設計規則の検査

最小線幅、最小間隔等の設計規則の検査を行う。

(3) 電気的規則の検査

配線の誤り等の接続関係の検査を行う。

(4) 論理回路の検査

入力された論理回路とマスクパターンから抽出した論理回路と照合する。

(5) 論理的動作の検査

仕様通りの論理的動作をするかどうかの検査を行う。

本文は、MOS LSI のアートワーク・データに関する、電気的及び論理的小接続関係の誤りを検出するシステム、Electrical and Logical Interconnection Test System [1]

(ELITEと略称する。)の概要と、その機能の一部である電気的規則の検査プログラム、及びグラフィック・システムについて述べる。

2. ELITE の概要

2.1 構成

ELITE は、図2に示すように、1つデータベース作成プログラムと、4つの検査プログラム、及び、グラフィック・システムなどで構成されており、これらについて簡単に紹介する。

(1) データベース作成プログラム (EFDと略称する。)

4つの各検査プログラムで、共通に使用するデータベースを、アートワーク・データから作成する。

(2) グラフィック・システム (EGS と略称する。)




図2 ELITE のシステム構成

各検査プログラムへのデータの入力及び検査結果の表示を行う。さらに、二の検査結果は、プリンタに、又は、プロット用データとして、出力することができる。

(3) 電気的規則の検査プログラム(ERCと略称する。)

配線の誤り検出等、電気的小接続関係の検査を行う。

(4) 論理式の抽出プログラム^[2](E&Gと略称する。)

アートワーク・データから論理式を抽出する。

(5) 対話型論理シミュレーション・プログラム(ISIMと略称する。)

アートワーク・データとともに、対話型で論理シミュレーションを行なう。

(6) バッチ型論理シミュレータ用の入力データ作成プログラム(SF&Gと略称する。)

他のバッチ型論理シミュレータへの入力データを、アートワーク・データから生成する。^{[3][4]}

2. 2 特徴

ELITEの特徴をERC及びEG&Gを中心述べる。

(1) ネット全体のデータを一度に扱うことができる。

(2) 階層構造を保存しておるので、データベースが小さく、しかも、階層構造を持つたまま、階層を越えて検査を行なうことができる。

(3) 4つの検査機能を1つのデータベースによって処理できる。

(4) メタル・ゲートとシリコン・ゲート共に処理できる。

(5) 検出されたエラー図形を、項目別に、プロット図として出力することができる。

(6) エラー図形は、色を変えて全体図に重ね、プロットさせることができる。

(7) 任意の等電位図形群を、プロット圖として、出力することができる。

(8) グラフィック・システムによる会話型処理が可能である。

イ. 検出されたエラー図形を、直ちに調べることができる。

ロ. データベースの修正ができる。

二例を、一般に、1つの間違いを修正すれば、他の誤りが頭在化されることはあり、検査を完全に実施するためには、アートワーク・データの間違いを修正し、再度データベースを作成して、検査を繰り返すことになる。しかし、この修正機能により、データベースの作り直しを行なう必要がなく、ターンアラウンドが短くなる。

ハ. グラフィック上で、何度も繰り返し、各検査プログラムを実行させることができます。

2. 3 機能

(1) E&G

アートワーク・データネットリストアダプタを認識し、データベースを作成する。データは、図3に示すような台形を基本図形とし、その図形間の繋がり関係と木構造で表されており。




図3 基本図形

(2) EGS

ELITE全体を制御するグラフィック・システムであり、各検査アログラムで必要なデータの入力、及び、その検査結果を表示する。

(3) ERC

EFKにより作成された等電位図形群の集合と、EGSで付与される、その等電位部の信号名だけを行える、十数項目の電気的な接続関係を検査を行う。

(4) ESL&G

アートワーク・データから論理式又は論理図を抽出する。抽出された論理式又は論理図は、あらかじめ与えられた、論理シミュレータに入力データ等と自動照合する。

C-MASの場合、電源側と接地側にあるトランジスタの接続関係から、以下の直並列グラフを作成し、P-チャンネルとN-チャンネルの相補性の検査を行う。

(5) ISIM

論理回路の初期値及び入力とEGSから入力と、アートワーク・データとともにレた、対話型の論理シミュレーションを行う。結果は、EGS又はプリンタに出力する。

ISIMでは、次に示す2つのシミュレーション・レベルを用意している。

1. 論理式チェックを目的とした、トランジスタ・レベルの論理シミュレーション。

2. ゲート遅延や駆動遅延を反映させ、システムの論理動作ノティックを目的とした、ゲート・レベルの論理シミュレーション。

(6) SF&

アートワーク・データから、パッチ型論理シミュレータへの入力データを生成する。これにより、ISIMよりも精度を上げた、システム全体の論理動作をシミュレーションすることがで

きる。

3. ERCとEGSについて

3.1 ERC

ERCの検査項目を以下に示す。

- (1) コンタクト・エラーを検出する。
コンタクトに繋がる導体がない、又は、間違っている。
- (2) 信号線のショートを検出する。
1つの等電位図形群に、異なった2つ以上の信号名を付与すると、ショートと見出す。
- (3) オーバン・ノードを検出する。
4つの图形Aのように、ある一定値以上の長さを持ち、どこにも繋がっていない辺を持つ图形を検出する。
- (4) ソース・ドラインを通して、電源及び接地へのパスのない等電位図形群を検出する。
- (5) 1つ以下のデバイスにかかる接続全てがない、等電位図形群を検出する。
- (6) ゲートが電源又は接地に接続されていないトランジスタを検出する。
- (7) 電源側に接続されていない小型トランジスタ、及び、接地側に接続されていないP型トランジスタを検出する。
- (8) P/Nバランダグと交差して、
拡散图形を検出する。

メタル・ゲートの場合

- (9) 図5のよう、ソースとドラインがショートしているトランジスタを検出する。
- (10) 図6のよう、ゲート部に導体がないトランジスタを検出する。
- (11) 図7のよう、トランジスタのゲートに、拡散結合が存在しないトランジスタを検出する。

3.2 EGS

EGSは、ELITE全体を制御するシステムであり、次のようなことが




図4. ホアンード 図5. リストライン
のショート




図6. ゲート部に
図7. ゲートに接続
導体がない。
結合がない

凡例

行える。

- (1) ER Cを実行するのに必要な信号名を入力する。
 - (2) ISIM, EL&G, 及びSFのでの処理範囲を指定する。
 - (3) 各プログラムで必要なとなる入力データを与える。
 - (4) 各プログラムで行った検査の結果を表示する。
 - (5) グラフィックに表示させていた图形データを修正することによって、データベースを修正することができます。
- 次に、ERSの表示関係のシステム命令と、ER Cの検査結果を調べるためにER C用命令について述べる。

システム命令

- (1) DCMD
コマンド・バッファ内の一箇最後に登録させていた命令を消去する。
- (2) DBUF
コマンド・バッファ内の命令を全て消去する。
- (3) FIT
セル内のアトラインとセル名で、全体圖を表示する。
- (4) FWIN
スタイルで指定した範囲を、画面いっぱいに表示する。
- (5) CWIN

スタイルで指定した位置を、画面の中央に移す。

- (6) SWIN
表示させていた画面の座標を、記憶する。
- (7) RWIN
SWINで記憶した画面を、表示する。
- (8) MAGD
图形の大きさを半分にして、表示される範囲を広くする。
- (9) MAGI
图形の大きさを倍にする。
- (10) GRID
グリッドオフン、オフを行う。
- (11) SGRO
グリッドのサイズを決める。
- (12) EDT
表示する層番号を指定する。
- (13) XEDT
表示しないようにする層番号を指定する。
- (14) OUTL
セル内の图形を表示するか、セルのアトラインだけを表示するか、飛ばすか。
- (15) NAMS
セル上で此た图形の座標値、層番号、及び信号名を表示する。
- (16) PLAC
スタイルで選んだ点の座標値を表

示す。

(17) XEQ

コマンド・バッファ内の命令を、先頭から順番に実行する。

ERC用命令

(1) ERR

検出されたエラー項目と、エラー圆形数の一覧表を表示する。エラー番号を指定することにより、項目ごとに、エラー圆形を表示することができます。図8で示すように、表示されたエラー圆形の左下隅には、エラー番号が付いてる。

(2) XERR

ERR命令を使って、表示するよう指定したエラー圆形と、エラー番号を指定することにより、表示しないようになる。

(3) DER R

エラー圆形を消去する。

(4) ETXT

圆形(等電位圆形群)に信号名を付与する。付与られた信号名は、圆形の左下隅に表示される。図9のようには、パッドのセルに信号名を付けることで、二のパッドに繋がる等電位圆形群に、信号名を付与することもできる。

(5) DTXT

圆形に付与された信号名を、消失する。

(6) TEXP

ETXT命令で付与された信号名を表示するか、表示しないかを選択する。

(7) NMCE

スタイルスで、一つの圆形を選択すると、その圆形の属する等電位圆形群を、色を変えて表示する。図10に示すように、パッドのセルを選択し、二のパッドに繋がる等電位圆形群を、表示させることができる。また、複数個の等電位圆形群を、同時に、色を変えて表示させることもできる。図11は、電

エラー番号600が表示されている。





図8 エラー圆形にエラー番号が表示されている例

1) PLEASE SELECT COMPONENT
2) ENTER COMPONENT NAME (OR [ENTER] TO EXIT)



信号名: VCC



図9 パッドのセルに信号名を登録した例





図10 パッドのセルから等電位圆形群を追跡した例

線の等電位図形群を表示させたもので
あり、図12は、階層を持った電子、階
層を越えて等電位の追跡を行い、その
等電位図形群をグラフィックに表示さ

せたものである。

(8) $X \times N$ の E

ヘルカル命令で指定した等電位図形
群の表示をキャンセルする。




図11 電源の等電位図形群を表示させた例




図12 階層を越えて等電位図形群の追跡を行った例

(9) E R C P

ERCPプログラムを実行する。実行する検査項目は、使用者が選択できる。

4. 実行結果

表1は、テスト・ランで使用した、実際のLSIのチップ・サイズと、アートワーク・データからデータベースを作成するのに必要なCPU時間、及び、データベースを作成する基本図形数を示したものである。

表1のaとdの例は、斜め線がチップ全面において、たくさん使用されている。

電気的規則の検査を行なうのに必要なCPU時間は、データベースの大きさや検査項目によつても異るが、普通、ショットの検出が最も早く数秒、他の項目についてても、ほとんどものが、十数秒から数分の間で処理できる。

5. おわり

本文では、アートワーク・データの電気的及ぶ論理的な接続検査システムの概要と、その機能と一部である電気的規則の検査プログラム、及び、グラフィック・システムについて述べた。

このシステムは、データベース作成時に、アートワーク・データにデータが必要となる。以上、各検査プログラムで必要となるデータは、データ

ベース作成後に、ERCPから、全て入力できかのようになっている。そのため、このシステムの取り扱いは非常に簡単であり、さらに、ERCPでは、豊富なグラフィック命令が用意されておりため、結果の解析も容易に行なうことができる。

従つて、このシステムは、LSIのアートワーク・データの検証に対し、有力な道具であるといえる。

6. 謝辞

本文をまとめるに当つて、有益な助言を戴いた半導体研究所の中村副所長及公関係上司の方々に感謝致レます。

参考文献

- [1]中野他：論理及び接続チェック・システムの構成。昭57, 信学会全大, 講演番号 354
- [2]西本他：CMOS ランダムロジックの論理式抽出。昭56, 信学会全大, 講演番号 454
- [3]河村他：論理シミュレーションによるマスクパターンの自動検証。昭55 信学会全大, 講演番号 360
- [4]江口他：LSI接続チェックシステム：IVS-機能概要と基本構成。昭54, 信学会全大, 講演番号 58

	チップ・サイズ	CPU 時間	基本図形数
a	2.5mm × 2.5mm	180 分	約 25,000
b	3.5mm × 2.7mm	90 分	約 51,000
c	5.2mm × 4.3mm	150 分	約 72,000
d	5.3mm × 5.0mm	330 分	約 100,000

表1. 実行結果

使用計算機: VAX 11/780