

## 制御フロー一画面の入力ヒ論理合成

伊藤誠、太平駿介、倉橋英彦、坂田敏彦、藤沼良一  
(山梨大学 工学部)

### 1.はじめに

本研究室の論理設計自動化システムの中の、制御論理回路の設計システムを紹介する。制御回路設計用には様々な言語が開発されまゝるが、本システムでは特別な言語を用いず、フローチャートを直接計算機へ画面入力して設計を行ない、直列型制御回路のPLAパターンや、機能素子を得られるのである。

フローチャートの画面入力は会話型の圆形エディタを行ない、インタラクティブな編集が可能となる。まゝる。

PLAパターンや機能素子の合成においては、状態割当や論理式の簡単化を行ない、より簡単な回路を実現する。

### 2.制御論理回路設計システム

本システム全体の流れを図1に示す。全体は、画面エディタ、制御情報抽出(図1-A)と、論理式生成、回路合成(図1-B)の二つの部分で構成される。

画面エディタ部は、画面より情報抽出して文書型中間ファイル1を実現可能なトランスレータ内蔵して、会話型のフローチャート専用画面エディタを行なう。計算機との会話形式で画面より入力して行くため画面上のエラーがすぐにわかり、またトランスレータをエディタから起動でまとめて、トランスレート時に判明したエラーの修正もすぐにに行なれる。

これに、制御回路設計において重要な状態割当の作業を補助する。自動状態割当の機能も持つ。まゝる。図1-Bはフローチャートより得られた制御回路記述をもとに中間ファイル1より論理式を生成し、(中間ファイル2)さらに式の簡単化を行なう。以後、PLAパターンもしくは機能素子記述を実現する。

機能素子記述は、本研究室で開発した機能素子レベルシミュレータで論理検証できることか、基板への実装も可能なゲートレベルの記述に变换できる。

言語を用いた設計は、その言語の文法を覚える必要があり、特に制御一流れの直観的な把握がむずかしい。そこで本システムでは、アルゴリズム記述に用いられるよりフローチャートに対するべく並行形の制御回路用の記述法を用いて、制御の表




図1 システムの流れ

これを記述する方法を採用した。計算機のグラフィック画面に描かれたフローチャートを見れば、制御の流れを把握することに容易である。

### 3. システム構成

システムは8ビットおよび16ビットマイクロコンピュータ上にインストラメンツされていと。グラフィック画面は $640 \times 400$  (8ビット:白黒、16ビット:カラーフル色)のものと、使用している。画面入力でカーソルを動かすには、マウスまたはキーボードを用いと。入力された画面はファイルに保存されるととも、プリントでハートコピー等可能となる。

### 4. フローチャート图形仕様


制御論理回路の動作を記述するには、状態名、状態割当、出力信号、条件信号、条件分歧、状態遷移を明確にすら必要がある。画面エディタは、これらの情報を一般的なフローチャートに近い形で入力できるように作っていと。

#### 4-1 図形

各图形の形状と意味を示す。

表1 図形の形状と意味

図形	意味
	BEGIN フローチャートの始まりを示す。 nameはフローチャート名である。
	HALT フローチャートの終了を示す。
	STATE 制御の状態を示す。nameは状態名、codeは状態割当の小数符号、outputは同一状態における出力信号である。出力信号は複数列挙不可。
	IF 論理条件式 expression a True (1), False (0) = T → F 分岐可 る制御の流れを記述する。T-F, F-Tの方向が選択できる。
	CASE 2bit以上の3ビットの配列型入出力 signal のコード値に依 る、4種類の8 ( $n=3, 4, 7$ ) 方向に分岐可能な制御の流れを示す。
	LINE 图形間をつなぐ、制御の流れを示す。矢印の方向に流れ。
	GOTO, FROM LINEにラベル名をつけ、LINEにつなぐかわりに、 GOTO → FROMで制御が流れることを示す。同一 name の ラベルで、GOTO側は複数個使用できる。たとえば、後述する MACRO内のシーケンス内に。

	<b>MACRO</b> グラフィック画面にライント機能を持たせたい場合、一画面でフローチャート全体を入力できなくなる。このため一部をマクロ化して MACRO 図形を書いたら、MACRO 内で引いた画面を入力する。 MACRO のサブルーチン化は可行。といふ。
---	--

IF, CASE 図形はネスティングが可能とされており、分岐条件は各图形条件の論理積エビデンスの上に立つ。

MACRO 内の記述も、BEGIN—HALT のフローチャート形式で入力し、その中に別な MACRO があつても良い。




図2 分岐条件のネスティング

#### 4-2 テキスト


表1中のテキスト部分の構文図を次に示す。

- (1) name — 8 文字以内の英数字  
 (2) code — 6 ビットのバイナリ  
 (3) 単信号, 条件名, output  
 (4) signal



- (5) expression — 80 文字以内

expression



#### 5. 図面エディタのコマンド

エディタは会話型であり、設計者がコマンドを指定し、計算機から指示に従って画面を入力していく。エラーがわざに場合は、すぐにメッセージを表示してエディタの実行を一時停止せらる。実行は設計者の確認を得て再開せらる。このため、エラーの発見、修正は容易である。また、画面入力の自由度が高く、場合に応じて様々な入力形式をとれる。

表2 メインコマンド

	コマンド	説明
編集	Insert Delete Modify	図形入力 図形消去 図形修正

補助	Show-L Show-A Show-M Find	指定した LINE の点滅表示 全 STATE の状態割当状況の表示 MACRO の内容の簡易表示 name を持つ 国形 ハンドル
ツール	Load Save	国面データのロード } MACRO 画面ごとに可能 国面データのセーブ
システム	Init Redraw Edit-M Exit	システムの初期化 画面の書き直し 稿集画面 (MACRO) の変更 CP/M へ戻り
その他	Hdcopy Assign Trans	画面のハードコピー 自動状態割当 トランスレータの起動

表3 Insert系サブコマンド

コマンド	説明	コマンド	説明
State	STATE (& output) の入力	Begin	BEGIN の入力
If	IF (& expression) の入力	Halt	HALT の入力
Case	CASE (& signal) の入力	Line	LINE の入力
Macro	MACRO 国形 の入力	Assign	人手による状態割当
From	FROM の入力	Outsig	output の付加
Goto	GOTO の入力	Expres	expression, signal の入力

表4 Delete系サブコマンド

コマンド	説明	コマンド	説明
All	国形全情報の消去	Assign	状態割当未完了に可と
From	FROM の消去	Outsig	出力信号群の消去
Goto	GOTO の消去	Expres	expression, signal の消去
Line	LINE の消去	Box	指定した枠内の消去

表5 Modify系サブコマンド

コマンド	説明	コマンド	説明
Txtpos	テキスト表示位置の変更	Replace	出力信号名の変更、消去
Figpos	国形表示位置の変更	Outsig	} Insert系と同じ
Name	name の変更	Expres	
If-dir	IF の T-F の方向の反転		

## 6. エディタのデータ構造

汎用の国面エディタと違い、情報抽出を目的としたフローチャート専用のエディタであるため、国形ごとに固有のテーブルを持つことへど。LINEについては、各国形データから線形リストで、始点—折れ曲り点—終点の座標がつながれています。

国2に主なテーブルの構造を示す。




図2 エディタの主なテーブル

各テーブル中の Macro は Macro table とよび、その图形がビューモードの画面に書かれていることを示す。

### 7. 制御情報抽出

制御論理回路を合成するに用いられる抽出手段である。情報は、D型FF、状態割当、状態遷移、遷移条件、出力信号である。トランジスタ形式の图形よりこれらの情報を抽出して、テキストの形で抽出する。この中間ファイルへフォーマットは図3に示す。\$FFはD-F-Fの情報、\$ASNは状態割当、\$STは状態遷移と遷移条件、\$OUTは出力信号が記された状態を表わす。\$FF, \$ASN, \$OUTはテーブルより可変求められる。

\$STは、图形の接続関係を木の枝子などと同様に追跡して抽出する。さらに、同一Lineに複数の条件式記述がある場合、条件式のスタックを用意している。図4にその様子を示す。Lineへ横の数字は追跡順序である。また、条件式の変化を示す。抽出方法は専門的であり、状態Aに

\$FF (Q1..Qn / D1..Dn)  
\$ASN (状態名, 状態割当 コード)  
:  
\$ST (状態名a, 条件式, 状態名b)  
:  
\$OUT (出力信号名, {状態名}/{}/...)

図3 中間ファイルのフォーマット




図4 状態遷移情報の抽出

着目し、派生可能なマップ Line について、条件エヌタッフへ保存すれば、次の状態にたどりつくまで追跡する。ヒューリシス法です。

### 8. 自動状態割当

状態割当はマニュアルで行なうことよりも可能ですが、状態数が多くなるとこの作業は大変である。本システムでは、グレイコードを用い、FF数が最小となるよう状態割当を自動的に行なう。

制御論理回路を最適にすら適用的状態割当法はないが、シンクロは状態遷移の前後で値へ変化するFF数が少ない者が回路が簡単にできる傾向に着目して自動状態割当を行なっている。グレイコードはこの方法に適した数列を与えてくれる。

制御回路一般は可分岐するので、メインフローチャートのBeginよりStateにグレイコードを割当すればLineを追跡し、できるべく長い範囲にグレイコードが割当されるとより簡潔になります。

このあと、設計者は状態割当を検討して、マニュアルで修正するよりも立ちます。また、グレイコードのみわりに、バイナリコードをそのまま割当することもできます。

### 9. 制御論理式生成

トランジレータによる本力された中间ファイルは、制御論理式生成プログラムを通して制御論理式と冗長項を抽出する。冗長項とは使用されない別の状態割当コードであり、式の簡単化に用ひられる。制御論理式の生成例を示す。

$\$TF(Q2, Q1 / D2, D1)$	$\Rightarrow$	$\$EXP(D2, ^Q2 \& Q1, Q2 \& ^Q1)$
$\$ASN(S1, 00)$		$\$EXP(D1, ^Q2 \& ^Q1 \& C, Q2 \& ^Q1)$
$\$ASN(S2, 01)$		$\$EXP(P1, ^Q2 \& ^Q1 / Q2 \& Q1, Q2 \& ^Q1)$
$\$ASN(S3, 11)$		$\$EXP(P2, ^Q2 \& Q1, Q2 \& ^Q1)$
$\$ST(S1, C, S2)$		
$\$ST(S1, ^C, S1)$		
$\$ST(S2, , S3)$		
$\$OUT(P1, \{S1\} / \{S3\})$	本力信号	論理式
$\$OUT(P2, \{S2\})$		冗長項

図5 制御論理式の生成

冗長項が複数項あるときは、論理和式とられます。図6にデータ構造を示す。




図6 データ構造

種項テーブルは論理式を種項に分け記憶する。種項はビットパターンで入力信号名テーブルとし、ビット信号が入力されるか否示す。Pは信号の肯定、Nは否定表示。遷移条件の論理式も、種項テーブルと一緒に用いて記憶する。

入力信号名テーブル A & B & C / ^A & B & D

Name	P	N
A		
B		
C		
D		

OR( )  
 A B C D      ^A ^B ^C ^D

図7 論理式の記憶

## 10. 式の簡単化とPLA、機能素子の合成

生成された制御論理式は不要項、不要変数の消去、共通項のくくり出しを行って簡単化を行う。PLAは上に機能素子化される。くくり出しにはPLA用、機能素子用があり、出力の指定に応じて使い分けられる。データ構造は図6と同じでみる。

### 10-1 不要項の消去

不要項の消去には、集合Aから集合Bの部分を取り除き、排除演算( $\#$ 演算) A # B を用いる。#演算については参考文献(3)を参考にされたい。ここでは手法のみ紹介する。

- step 1 : 調べる種項を決める。
- step 2 : 式内の他のすべての種項と#演算する。
- step 3 : 結果が null でなければその種項は不要項として消去する。
- step 4 : すべての種項について 1~3 を行なう。

### 10-2 不要変数の消去

不要変数の消去にも#演算を用いる。

- step 1 : 調べる種項 C を決める。
- step 2 : 調べる変数を決める。
- step 3 : C の中でこの否定を持つにものと  $\overline{C(i)}$  とする。
- step 4 : 式内の他の種項と#演算し、null ならその変数が不要変数であると消去する。
- step 5 : すべての変数のすべての種項に対して 1~4 を行なう。

アロケラムで不要項および不要変数の消去のあと、再び不要項の消去を行って式を簡単化する。すな、冗長項を利用し、(実際の式)/(冗長項)に対する簡単化を行なう。

### 10-3 くくり出し

#### (1) 機能素子用

式間の共通項の併合を行ない、配線数を減らすことを目的としている。

$$\begin{array}{l} Y = x_1 / x_2 \& ^x x_3 \& x_4 \\ Z = x_2 / ^x x_3 \& x_4 \end{array} \longrightarrow \begin{array}{l} r = ^x x_3 \& x_4 \\ Y = x_1 / x_2 \& r \\ Z = x_2 / r \end{array}$$




図8 クーリエの例)

### (2) PLA用

PLAでは積項の数を減らすことが重要である。したがって図8のように部分的でくくり出しても構わない、積項が完全に一致しないものだけをくくり出す。この場合、一次の二つの端局にくくり出す。

i. 積項が、それと部分項ヒートを持つ別の積項で置き換わるとき。

$$\begin{array}{l} A = x_2 / ^x x_1 \\ B = x_1 \wedge x_2 \end{array} \longrightarrow \begin{array}{l} A = B / ^x x_1 \\ B = x_1 \wedge x_2 \end{array}$$

ii. 積項が二つ以上の積項の論理和で置き換わるとき。

$$\begin{array}{ll} A = x_2 & A = B \wedge C \\ B = x_1 \wedge x_2 & B = x_1 \wedge x_2 \\ C = ^x x_1 \wedge x_2 & C = ^x x_1 \wedge x_2 \end{array}$$

PLA用のくくり出しつけ、積項データベースの使用法が違い、FACT形式の積項式を式記憶してみる。

$$\begin{array}{l} Y_1 = ^x x_1 \wedge x_2 / x_1 \wedge x_2 \wedge x_3 \\ Y_2 = ^x x_1 \wedge x_3 / x_1 \wedge ^x x_2 \wedge x_3 / ^x x_1 \wedge x_2 \end{array}$$

P	N	FACT
1	1	1 1
1 1	1	1
1	1	1
x_1 x_2 x_3	$^x x_1 \wedge x_2$	$Y_1 \ Y_2$

図9 PLA用の論理式の記憶

### II. 機能素子合成

簡単化された論理式は、次の機能素子の形で出力可能、回路記述とする。

- |                   |   |
|-------------------|---|
| • CON ( $X, Y$ )  | • ORS (( $x_1 \dots x_n$ ), $Y$ )           |
| $X$ と $Y$ を結線する   | $x_1 / \dots / x_n \oplus Y$ の出力可           |
| • INV ( $X, Y$ )  | • ANDS (( $x_1 \dots x_n$ ), $Y$ )          |
| $X$ の否定と $Y$ の出力可 | $x_1 \wedge \dots \wedge x_n \oplus Y$ の出力可 |

## 12. PLAパターン合成

PLAパターンの表カーフォーマットは図10に示す。

## 13. 制御論理合成例

国面入力から最終出力までの例を図11～17に示す。図18は機能素子レベルシミュレータの出力である。各ステップに要時間と表6に示す。

## 14. おわりに

プログラムはPASCALで記述されており、モニタはCP/Mである。本システムにより制御部を記述し論理回路を生成するシヒが可能になった。今後、RTLレベルでの記述を国面化した論理を自動合成するシヒにより、統合的な論理設計自動化システムを開発する予定である。

### 参考文献

- (1) 日本電気：「FDAシステム、FDA-TL言語仕様」
- (2) S. Kang, W. M. van Cleempunt : "AUTOMATIC PLA SYNTHESIS FROM A DDL-P DESCRIPTION" IEEE 18th Design Automation Conference, pp. 391-397, 1981
- (3) M. A. Breuer : Digital System Design Automation Computer Science Press 1972
- (4) 石川裕一 : 「論理設計自動化と機能シミュレータ」, 設計自動化研究 1983, 5




図11 主フロー画面

$$Y_1 = ^{\wedge}X_1 \wedge X_2 / X_1 \vee X_2 \wedge X_3$$

$$Y_2 = ^{\wedge}X_1 \wedge X_3 / X_1 \vee ^{\wedge}X_2 \wedge X_3 / ^{\wedge}X_1 \wedge X_2$$

\$PLA( X1, X2, X3 / Y1, Y2 )

\$PLT( 0 1 - / 1 1  
1 1 1 / 1 0  
0 - 1 / 0 1  
1 0 1 / 0 1 )

AND PLANE OR PLANE  
国10 PLAパターン

表6 所要時間 (16ビット)

ステップ	時間
国面入力	15分
自動状態割当	1秒
情報抽出	10秒
制御論理式の生成	1分
式の簡単化とPLA合成	2分
式の簡単化と機能素子合成	2分

図12 抽出情報 (一部のみ)

```

$FF(003,002,001/003,002,001)
$FF(003,002,000)
$FSN(BEGIN,001)
$FSN(WORK,001)
$FSN(MBEGIN,011)
$FSN(MPLUS,111)
$ST(003,1,ACK)
$ST(003,1,INIT)&(MACRO-STATE),BEGIN
$ST(WORK,INIT)&(MACRO-STATE),STATE
$ST(ACK,INIT)&(WORK)
$ST(BEGIN,SECOND,INIT)
$OUT(ACK,INIT)
$OUT(RESET,RESET)&(STATE)
$OUT(ACK,ACK)
$OUT(INIT,ACK)
$OUT(INIT,INIT)

```




図13 マクロ画面

```

$EXP(Q03,~Q02&Q01&UNTIL&~MAC/~Q03&~Q02&Q01&UNTIL&MAC&STATE
    //Q03&Q02&Q01&DECO11//~Q03&Q02&Q01,~Q03&~Q02&~Q01)
$EXP(DEC1,~Q03&Q01&UNTIL&MAC&STATE/~Q03&Q02&Q01&DEC010
    //Q03&Q02&Q01&DECO11//~Q03&Q02&Q01,~Q03&Q02&~Q01)
$EXP(DEC1,~Q03&Q02&Q01&DECO13//~Q03&Q02&Q01,~Q03&Q02&~Q01)
    //Q03&Q02&Q01&DECO11&~DECO12&~DECO13
    ,Q03&Q02&~Q01)
$EXP(DEC1,~Q03&Q02&Q01&~Q02&Q01&UNTIL&MAC&STATE
    //Q03&Q02&Q01&UNTIL&~MAC/~Q03&Q02&Q01&UNTIL&MAC&STATE
    //~Q03&Q02&Q01&~UNTIL//~Q03&Q02&Q01&DEC011
    //Q03&Q02&Q01&DEC013//Q03&Q02&Q01//Q03&Q02&~Q01
    //Q03&Q02&Q01&DEC010&~DEC011&~DEC012&~DEC013
    ,Q03&Q02&~Q01)
$EXP(INIT,~Q03&Q02&Q01,~Q03&~Q02&~Q01)
$EXP(RESET,~Q03&~Q02&Q01/Q03&Q02&Q01,~Q03&~Q02&~Q01)
$EXP(RUN,~Q03&~Q02&Q01,~Q03&~Q02&~Q01)
$EXP(UNTIL,~Q03&Q02&Q01,~Q03&~Q02&~Q01)
$EXP(ADD,~Q03&Q02&Q01,~Q03&~Q02&~Q01)
$EXP(SUB,~Q03&Q02&Q01,~Q03&~Q02&~Q01)

```

図14 制御論理式

```

$EXP(Q03,~Q02&Q01&UNTIL&~MAC/~Q03&~Q02&Q01&UNTIL&STATE
    //Q03&Q02&Q01&DECO11//~Q03&Q02&~Q01)
$EXP(Q02,~Q02&Q01&UNTIL&MAC&STATE/~Q03&~Q02&Q01//Q03&Q02)
$EXP(DEC1,~Q01&DEC011//Q01&DEC013//Q03//Q02&Q01&DEC010&~DEC012)
$EXP(INIT,~Q02&~Q01)
$EXP(RESET,~Q02&Q01/Q03&~Q02)
$EXP(RUN,~Q03&~Q02&Q01)
$EXP(UNTIL,~Q03&Q02&Q01)
$EXP(ADD,~Q03&Q02&Q01)
$EXP(SUB,~Q03&Q02&Q01)
$EXP(MULT,~Q03&Q02&Q01)
$EXP(SUB,~Q03&~Q02)

```

図15 簡単化した論理式  
(機能素子用)

```

DFF((Q03,Q02,Q01),(BT,BT,BT)
    ,(RESET,BRESET,BRESET)
    ,(BCLK,BCLK,BCLK)
    ,(Q03,Q02,Q01),('Q03','Q02','Q01))
DECO12(P2H1,9F,(~DECO12
    ,~DEC012,'DECO11,'DECO10)
INV(~DECO13,DECO13)
INV(~DECO12,DECO12)
ANDS(Q01,'DECO10,'DECO11,&PC06)
ANDS((Q03,Q02,Q01),PDD)
ANDS((UNTIL,MAC,'STATE,&PC03),&PC09)
CRS((MLT,&PC02,&PC01,&PC01),Q03)
CRS((&PC01,&PC02,&PC09),PDD)
CRS((Q03,'Q02,&PC05,&PC06,&PC06),Q01)

```

図16 機能素子之力  
(一部のみ)

```

SPLT(Q03,Q02,Q01,INIT,MAC
    ,STATE,DECO11,DECO10,DECO12,DECO13
    /Q03,Q02,Q01,INIT,RESET
    ,RUN,INITMAC,PDD,MULT,SUB)
SPLT(0 0 1 1 0 - - - / 1 0 1 0 0 0 0 0 0 0
    0 0 1 1 - 1 - - - / 1 0 1 0 0 0 0 0 0 0
    0 1 1 - - 1 - - - / 1 1 0 0 0 0 0 0 0 0
    - 0 1 1 1 0 - - - / 0 1 1 0 0 0 0 0 0 0
    -- 1 1 - - 1 - - - / 0 0 1 0 0 0 0 0 0 0
    --- 1 1 1 - - 1 / 0 0 1 0 0 0 0 0 0 0
    --- 1 1 1 1 - 0 0 - / 0 0 1 0 0 0 0 0 0 0
    - 0 0 - - - - - / 0 0 1 1 0 0 0 0 0
    1 0 - - - - - / 0 1 1 0 1 0 0 0 0 0
    0 0 1 - - - - - / 0 0 0 0 0 1 0 0 0 0
    0 1 1 - - - - - / 0 0 0 0 0 0 1 0 0 0
    1 1 1 - - - - - / 0 0 1 0 0 0 1 0 0 0
    0 1 0 - - - - - / 1 0 0 0 0 0 0 0 1 0
    1 - 0 - - - - - / 0 0 1 0 0 0 0 0 0 1 )

```

図17 PLAパターン之力

```

S 0 U M S A I R S : A * S Q Q Q Q D D
R C N A T ^ N E U N D L U 0 0 0 0 0 0 0
E L T C 9 2 I S N I D ^ B 3 2 1 3 2 1
S C I + T T E +
E C L E 1 T F
T K V R
C

```

time	
1	* * 0 0 0 1 * * * * * * * * * *
2	* 0 0 0 0 1 * * * * * * * * * *
12	1 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1
32	1 1 0 0 0 1 0 0 1 0 3 0 0 0 0 1 0 0 1
52	1 1 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 1
72	1 1 1 1 0 3 0 0 1 0 0 0 0 0 0 1 0 1 1
92	1 1 1 1 1 3 0 0 0 1 0 0 0 0 1 0 1 1
112	1 1 1 0 1 3 0 0 0 1 0 0 0 0 1 0 1 1
132	1 1 1 0 1 2 0 0 0 1 0 0 0 0 1 0 1 0
152	1 1 1 0 1 2 0 0 0 0 0 1 0 0 1 0 1 0
172	1 1 1 0 1 2 0 0 0 0 0 1 1 1 0 0 0 1
192	1 1 1 0 1 2 0 0 1 0 0 0 0 0 1 0 1 0
212	1 1 1 0 1 2 0 1 0 0 0 0 0 1 0 1 0
232	1 1 1 0 1 1 0 0 0 1 0 0 0 0 1 1 1 1
252	1 1 1 0 1 1 0 0 0 1 0 0 0 1 1 1 0 0 1
272	1 1 1 0 1 1 0 0 1 0 0 0 0 0 0 1 1 0 1
292	1 1 1 0 1 1 0 1 0 0 0 0 0 1 0 1 0 1

図18 シミュレーション結果