

ゲート論理構造比較・編集アルゴリズムと インクリメンタル論理生成への適用

新舎 隆夫⁺ 森田 正人⁺⁺ 越下 順二⁺⁺⁺ 久保 隆重⁺

⁺日立製作所 システム開発研究所

⁺⁺日立製作所 神奈川工場

⁺⁺⁺日立ソフトウェアエンジニアリング㈱

本論文はインクリメンタル論理生成に関するものである。インクリメンタル論理生成の目的は、レイアウト設計工程以降において、論理変更が機能レベルで行える手段を提供することであり、インクリメンタル論理生成の課題は、機能論理変更に対して再利用可能な、論理変更前のゲート論理内のレイアウト情報を最大限保存することにある。本論文では、インクリメンタル論理生成を論理生成とインクリメンタル処理に分離して、インクリメンタル処理をゲート論理構造比較・編集により行うというアプローチを採用し、ゲートマトリクス法を中核とするゲート論理構造比較・編集アルゴリズムを提案する。本アルゴリズムを使用するインクリメンタル論理生成は、99%以上のレイアウト情報の保存により、超大型計算機M68Xの論理変更設計効率を大幅に向上した。

A Gate-Level Logic Structure Comparison and Editing Algorithm and Its Application to Incremental Logic Synthesis

Takao SHINSHA⁺ Masato MORITA⁺⁺ Junji KOSHISHITA⁺⁺⁺ Takashige KUBO⁺

⁺Systems Development Laboratory, Hitachi, Ltd.

1099 Ohzenji Asao-ku Kawasaki-shi, 215 Japan

⁺⁺Kanagawa Works, Hitachi, Ltd.

⁺⁺⁺Hitachi Software Engineering Co., Ltd.

This paper deals with incremental logic synthesis. The objective of incremental logic synthesis is to provide logic designers with a means which enables them to perform logic changes at a function level in and after the layout design stage. The task of incremental logic synthesis is to preserve layout information as much as possible, which is reusable against functional-level logic changes, in the gate-level logic before the logic changes. This paper takes an approach that incremental logic synthesis is divided into logic synthesis and incremental processing, which is accomplished by gate-level logic structure comparison and editing. This paper also presents the gate-level logic structure comparison and editing algorithm with the gate matrix method as its core. The incremental logic synthesis using this algorithm has greatly increased logic change design efficiency of the very large scale computer, M68X, by preserving more than 99% of the layout information.

1. まえがき

近年、論理装置の大規模・複雑化が伸展するにつれて、論理設計工数低減がますます重要な課題になっている。この課題に対処する有力な方法の一つが機能論理からゲート論理を生成する論理生成であり、論理生成はゲート論理の初期生成だけでなく、機能論理変更時のゲート論理更新にも使用される。しかし、論理生成によるゲート論理更新は、論理情報のみのゲート論理を扱う論理設計工程では可能であるが、レイアウト情報を含むゲート論理を扱うレイアウト設計工程以降では不可能である。その理由は、ゲート論理の論理情報は更新可能でも、ゲート論理内のレイアウト情報がすべて消失するために、レイアウト及びディレイ検証を最初からやり直さなければならないという問題が生じるからである。この問題を解決するには、機能論理変更時に機能論理変更部分に対応するゲート論理部分だけを更新し、再利用可能なレイアウト情報を保存するインクリメンタル論理生成が不可欠である。

本論文はインクリメンタル論理生成に関するものである。インクリメンタル論理生成の目的は、レイアウト設計工程以降において、論理変更が機能論理レベルで行える手段を提供することであり、その課題は機能論理変更に対して再利用可能なレイアウト情報を最大限保存することにある。^{*}

インクリメンタル論理生成はその重要性は認識されているものの、その試みは見当らない。¹⁾ 本論文では、インクリメンタル論理生成を論理生成とインクリメンタル処理に分離し、インクリメンタル処理をゲート論理構造比較・編集により行うというアプローチを採用している。具体的に述べると、最初に、論理変更後の新機能論理から論理生成により中間ゲート論理（レイアウト情報を含まない）を生成する。次に、論理変更前の旧ゲート論理（レイアウト情報を含む）と中間ゲート論理の論理構造を比較し、レイアウトにより論理構造が異なる論理部分の対（論理構造が同一の論理部分の対を含む）AとC、論理変更により論理構造が異なる論理部分BとDを各々認識する。ここで、AとBは旧ゲート論理に属し、CとDは中間ゲート論理に属する。最後に、AとDを選択して編集し、論理変更後の新ゲート論理（再利用可能なレイアウト情報を含む）を生成する。

ゲート論理構造比較に関してこれまでに、論理接続検証²⁾を目的に、グラフの同形判定のための^{*} 本論文は最適なゲート論理を生成する論理生成を前提にしており、人手による論理最適化情報の保存は扱わない。

グラフ分割アルゴリズム³⁾を応用したアルゴリズム⁴⁾が提案されている。このアルゴリズムはLSI単位にLSIの入出力端子の対応関係が与えられているという前提下で、論理構造が同一のゲートグループ対を認識する。これに対して、本論文のアルゴリズムはモジュール（機能論理の構成要素）単位にモジュールの切入口出力信号名がユニークであるという前提下で、ゲート論理をゲート、サブゲート、ピンの3レベルに分け、対応ゲート対、対応サブゲート対、対応ピン対を順次認識する。そして、対応ゲート対と対応サブゲート対の認識に、再利用可能なレイアウト情報の保存率を高めるために、ピンレベルの論理変更を許容したゲートマトリクス法を使用している。ゲートマトリクス法は同一タイプのゲート対（サブゲート対）のゲート論理構造全体に関する類似度に基づいて対応ゲート対（対応サブゲート対）を認識する方法であり、類似度の基準として入力信号、出力信号、入力ゲート、出力ゲート各々の共有率を使用している。両者のアルゴリズムを比較すると、本アルゴリズムは取扱う論理規模は小さいが、論理構造比較の精度は高いといえる。

本論文のインクリメンタル論理生成のアプローチは文献5)で提案済みであり、本論文の目的はゲート論理構造比較・編集アルゴリズムの提案にある。本論文では、第2章でインクリメンタル論理生成の概要を、第3章でゲート論理構造比較・編集の概要を、第4章でゲートマトリクス法を、第5章でゲート論理構造比較・編集アルゴリズムを各々述べ、第6章でこのアルゴリズムの処理例を示し、第7章で超大型計算機M68Xの設計への適用結果を述べる。

2. インクリメンタル論理生成

ゲートレイ設計のLSIを対象にした本論文のインクリメンタル論理生成の概要を図1に示す。この図において、今、ゲート論理 $GL1' + \Delta GL1'$ が機能論理 $FL1 + \Delta FL1$ から論理生成とレイアウトにより生成されているとする。ここで、'はゲート論理がレイアウト情報を含むことを表す。次に、機能論理 $\Delta FL1$ が $\Delta FL2$ に変更されたとする。このとき、論理変更後の機能論理に対して論理生成を行うと、生成結果は $GL1 + \Delta GL2$ となり、論理情報は $\Delta GL1$ から $\Delta GL2$ に更新できても、 $GL1'$ のレイアウト情報はすべて消失してしまう。一方、インクリメンタル論理生成を行うと、生成結果は $GL1' + \Delta GL2$ となり、 $\Delta GL2$ のみが更新され、 $GL1'$ のレイアウト情報の再利用が可能になる。ここで、




図1 インクリメンタル論理生成
Fig.1 Incremental Logic Synthesis.

ΔGL2のレイアウト情報は既存のレイアウト情報を考慮して再レイアウトを行うインクリメンタル・レイアウトにより補充される。

上述のインクリメンタル論理生成とインクリメンタル・レイアウトを組み合わせると、設計ファイルの一元管理が可能になり、図2に示す設計検証サイクルを構成することが可能になる。すなわち、機能論理ファイルを使用する機能論理シミュレータによる機能検証とゲート論理ファイルを使用するディレイ解析によるディレイ検証が並行して行え、設計検証効率を大幅に向上することが可能になる。

本論文では、インクリメンタル論理生成を論理生成とインクリメンタル処理に分離し、インクリメンタル処理をゲート論理構造比較・編集により行うというアプローチを採用し、インクリメンタル論理生成を実現している。

3. ゲート論理構造比較・編集

本論文のゲート論理構造比較・編集は以下の4種類のゲート論理を扱う。

- (1) 原ゲート論理：論理変更前の旧機能論理から論理生成により生成されたゲート論理。
- (2) 旧ゲート論理：原ゲート論理にレイアウトが行われた、レイアウト情報を含むゲート論理。
- (3) 中間ゲート論理：論理変更後の新機能論理から論理生成により生成されるゲート論理。
- (4) 新ゲート論理：新機能論理と論理等価で、論理変更に対して再利用可能なレイアウト情報を含む、求めるゲート論理。

これらのゲート論理に関して、原ゲート論理と旧ゲート論理はレイアウトにより、原ゲート論理と中間ゲート論理は論理変更により各々論理構造




図2 設計検証サイクル
Fig.2 The Design Verification Cycle.

が異なっている。ここで、レイアウトによる論理構造の相違の要因にはゲート置換、ピングループ（サブゲート）交換、ピン交換の3種類があり、論理変更による論理構造の相違の要因にはゲートの追加、削除、ゲートタイプ変更と信号線の追加、削除、信号名変更の6種類がある。このとき、新ゲート論理は、論理構造の保存に関して、レイアウトによる論理構造の相違を許容し、論理変更による論理構造の相違を許容しない論理になる。これらのゲート論理間の論理構造の相違の詳細は文献5)を参照されたい。

本論文のゲート論理構造比較・編集の概要を図3に示す。ゲート論理構造比較・編集は旧ゲート論理と中間ゲート論理の論理構造を比較し、レイアウトにより論理構造が異なる論理部分の対（論理構造が同一の論理部分の対を含む）AとC、論理変更により論理構造が異なる論理部分BとDを各々認識し、AとDを選択して編集し、新ゲート論理を生成する。ここで、AとBは旧ゲート論理に属し、CとDは中間ゲート論理に属する。この方法は、上述の論理構造の保存だけでなく、LSI内のゲート位置や配線順序のようなゲート自身及びピン自身に付加されているレイアウト情報の保存も可能である。

4. ゲートマトリクス法

本論文のゲート論理構造比較アルゴリズムの中心をなすものがゲートマトリクス法であり、ゲートマトリクス法は旧ゲート論理と中間ゲート論理の間の対応ゲート対を認識するための方法である。ゲートマトリクス法的前提条件、基本思想、アルゴリズムを順次述べる。




図3 ゲート論理構造比較・編集
Fig. 3 Gate-Level Logic Structure Comparison and Editing.

4. 1 前提条件

本論文で扱う機能論理はFL (Function Logic Diagram) ⁶⁾であり、FLは以下の3種類のモジュールを構成要素として記述される。

(1) 汎用モジュール: 複数ゲートからなる一つの論理単位で、その機能がブール式または真理値表で個別に定義されるモジュール。

(2) 標準モジュール: 複数ゲートからなる一つの論理単位で、標準的なマクロ論理として、そのゲート論理がライブラリに登録されているモジュール。

(3) 基本モジュール: ゲートと1対1に対応するモジュール。

論理生成はモジュール単位に行われ、汎用モジュールはPOLARIS⁷⁾により、標準モジュールはライブラリ展開により、基本モジュールはコピーにより、各々のゲート論理が生成される。ここで、各モジュールはユニークなモジュールIDを有しており、このIDは生成される各ゲートのゲートIDの一部として引継がれる。論理生成システムの詳細は文献8)を参照されたい。

上述のシステム仕様では、生成されるゲート論理において、モジュールIDとモジュールの切口入出力信号名だけがユニークな情報である。それゆえ、ゲートマトリクス法はモジュール単位に、モジュールの切口入出力信号名がユニークであるという前提下で対応ゲート対を認識する。

4. 2 基本思想

機能論理変更に対して再利用可能なレイアウト情報の保存率を高めるには、対応ゲート対の認識にピンレベルの論理変更を許容する必要がある。そのため、本論文では、同一タイプのゲート対の

ゲート論理構造全体に関する類似度という概念を導入し、類似度の最も大きいゲート対が対応ゲート対であるという基本思想に基づき、ゲートマトリクス法を考案している。

このような類似度の基準はゲート論理内のユニークな情報を使用して定義する必要がある。そこで、モジュールの切口入出力信号名を使用し、同一タイプの旧ゲート論理に属するゲート G_i と中間ゲート論理に属するゲート G_j のゲート対 (G_i, G_j) について以下の二つの基準を定義する。

(1) 入力信号共有率: $R_{c_{i,t}}$

$$R_{c_{i,t}}(G_i, G_j) = 50 \left(\frac{N_{c_{i,t}}(G_i, G_j)}{N_{i,t}(G_i)} + \frac{N_{c_{i,t}}(G_i, G_j)}{N_{i,t}(G_j)} \right)$$

ここで、 $N_{i,t}(G_i)$ は G_i の出力を決定する切口入力信号の個数を、 $N_{c_{i,t}}(G_i, G_j)$ は $N_{i,t}(G_i)$ 算出時の切口入力信号と $N_{i,t}(G_j)$ 算出時の切口入力信号の間の共通信号の個数を各々表す。

(2) 出力信号共有率: $R_{c_{o,t}}$

$$R_{c_{o,t}}(G_i, G_j) = 50 \left(\frac{N_{c_{o,t}}(G_i, G_j)}{N_{o,t}(G_i)} + \frac{N_{c_{o,t}}(G_i, G_j)}{N_{o,t}(G_j)} \right)$$

ここで、 $N_{o,t}(G_i)$ は G_i の出力信号により出力が決定される切口出力信号の個数を、 $N_{c_{o,t}}(G_i, G_j)$ は $N_{o,t}(G_i)$ 算出時の切口出力信号と $N_{o,t}(G_j)$ 算出時の切口出力信号の間の共通信号の個数を各々表す。

上述の基準のいずれかを使用してゲートの対応づけを行うと、一般にいくつかの対応ゲート対が認識可能である。そこで、この対応ゲート対の情報を使用し、以下の二つの基準を定義する。

(3) 入力ゲート共有率: $R_{c_{i,s}}$

$$R_{c_{i,s}}(G_i, G_j) = 50 \left(\frac{N_{c_{i,s}}(G_i, G_j)}{N_{i,s}(G_i)} + \frac{N_{c_{i,s}}(G_i, G_j)}{N_{i,s}(G_j)} \right)$$

ここで、 $N_{i,s}(G_i)$ は G_i に直接接続されている、入力ゲートと切口入力信号の個数を、 $N_{c_{i,s}}(G_i, G_j)$ は $N_{i,s}(G_i)$ 算出時の入力ゲートと切口入力信号と $N_{i,s}(G_j)$ 算出時の入力ゲートと切口入力信号の間の対応ゲート対と共通信号の個数を各々表す。

(4) 出力ゲート共有率: $R_{c_{o,s}}$

$$R_{c_{o,s}}(G_i, G_j) = 50 \left(\frac{N_{c_{o,s}}(G_i, G_j)}{N_{o,s}(G_i)} + \frac{N_{c_{o,s}}(G_i, G_j)}{N_{o,s}(G_j)} \right)$$

ここで、 $N_{o,s}(G_i)$ は G_i に直接接続されている、出力ゲートと切口出力信号の個数を、 $N_{c_{o,s}}(G_i, G_j)$ は $N_{o,s}(G_i)$ 算出時の出力ゲートと切口出力信号と $N_{o,s}(G_j)$ 算出時の出力ゲートと切口出力信号の間の対応ゲート対と共通信号の個数を各々表す。

類似度の基準の算出例を図4に示す。この図において、 $R_{c_{i,t}}(I3, J3)$ は、 $N_{i,t}(I3)=5(A, B, C, D, E)$ 、 $N_{i,t}(J3)=5(A, B, X, Y, E)$ 、 $N_{c_{i,t}}(I3, J3)=3(A, B, E)$ であるから60となる。一方、 $R_{c_{i,s}}(I3, J3)$ は、 $N_{i,s}(I3)=3(I1, I2, E)$ 、 $N_{i,s}(J3)=3(J1, J2, E)$ で、初期状態では $N_{c_{i,s}}(I3, J3)=1(E)$ であるから33となる。




図4 類似度の基準の算出例
Fig.4 Similarity Indexes Calculation Examples.

しかし、ゲート対(I1, J1)が対応ゲート対と認識されたときは $R_{cig}(13, J3)$ に1が加わるため、 $R_{cig}(13, J3)$ は67となる。このように、特定のゲート対に関して、 R_{cil} と R_{col} がゲート論理構造全体に依存した固定値となるのに対して、 R_{cig} と R_{coi} はゲートの対応づけの進捗状況に依存した可変値となり、その値は一般に増大する。

ゲートマトリクス法は上述の4種類の類似度の基準を所定の手順で使用し、対応ゲート対を順次認識する。

4.3 アルゴリズム

ゲートマトリクス法は R_{cil} 、 R_{col} 、 R_{cig} 、 R_{coi} のいずれかを使用する通常のゲート対応づけ操作と強制的なゲート対応づけ操作の5操作からなる。ここで、通常のゲート対応づけ操作は各々ゲートマトリクス操作を共通操作として使用する。ゲートマトリクス操作、ゲート対応づけ操作、ゲート対応づけ操作の制御を順次述べる。

(1) ゲートマトリクス操作

指定された類似度の基準Rのゲートマトリクス操作手順を以下に述べる。

Step 1：与えられたゲートセット対(旧ゲート論理に属するゲートセット G_1 'sと中間ゲート論理に属するゲートセット G_2 'sの対)の同一タイプの各ゲート対(G_1, G_2)について $R(G_1, G_2)$ を算出し、ゲートマトリクスを作成する。ここで、ゲートマトリクスは、行方向の項目が G_1 で、列方向の項目が G_2 で、マトリクス要素が $R(G_1, G_2)$ である。

Step 2：有効なマトリクス要素をトリプル($R(G_1, G_2), G_1, G_2$)の形式に変換する。

Step 3：トリプルセットを、第1キーは $R(G_1, G_2)$ で降順に、第2キーは G_1 で昇順に、第3キーは G_2 で昇順に各々ソートする。以下、ソート後のランクがcのトリプルを $[[R(G_1, G_2)]_c, [G_1]_c,$

$[G_2]_c]$ で表す。

Step 4：ランクが1のトリプルから順に以下のトリプル操作を行う。

(a) 以下の論理式を満たすならば、(G_1, G_2)を対応ゲート対として認識する。

$$[[R(G_1, G_2)]_c = [R(G_1, G_2)]_{c+1}] \text{ AND} \\ (([G_1]_c = [G_1]_{c+1}) \text{ OR } ([G_2]_c = [G_2]_{c+1})) = \text{FALSE}$$

(b) そうでなければ、これは一つ以上の G_1 'sと一つ以上の G_2 'sが見掛け上対応している状態(1対1の対応は除く)を表す。このとき、 $[[R(G_1, G_2)]_c, G_1, [G_2]_c]$ を満たす G_1 'sと $[[R(G_1, G_2)]_c, [G_1]_c, G_2]$ を満たす G_2 'sを衝突ゲートグループとして認識し、このグループをそのグループレベルに従って衝突ゲートテーブルに登録する。ここで、グループレベルは衝突ゲート G_i 'sの各 G_i のレベル(切口出力信号を起点にしたゲート段数)の最小値である。

(c) 上述の操作により対応ゲートまたは衝突ゲートと認識された G_1, G_2 のいずれかを含む、ランクがcより大きいトリプルを無視する。

ゲートマトリクス操作例を図5に示す。

(2) ゲート対応づけ操作

ゲート対応づけ操作は、 R_{cil} 、 R_{col} 、 R_{cig} 、 R_{coi} のいずれかを使用する通常操作(以下、類似度の基準Rを使用するゲート対応づけ操作をR操作と略す)と強制操作の5操作がある。

R_{cil} 操作手順を以下に述べる。

Step 1：衝突ゲートテーブルの初期化を行う。

Step 2：当該モジュールの G_1 'sと G_2 'sの対をセットし、 R_{cil} を指定してゲートマトリクス操作を行う。

R_{col} 操作手順は、上述のStep 2において" R_{cil} "を" R_{col} "に置換したものである。

R_{cig} 操作手順を以下に述べる。

Step 1：グループレベルの降順に衝突ゲートテーブルから衝突ゲートグループの一つ取出す。衝突ゲートグループがなければ、本操作は終了する。

Step 2：当該衝突ゲートグループにおいて、対応ゲートと認識されたゲートがあれば、そのゲートを除外する。その結果、一つの G_1 と一つの G_2 が残っているならば、これらに対応づけ、Step 1へ分岐する。また、 G_1 's、 G_2 'sのいずれか一方だけが残っているならば、これらを無視し、Step 1へ分岐する。そうでなければ、次のStepへ進む。

Step 3：当該衝突ゲートグループを構成しているゲートを G_1 'sと G_2 'sの対に分けてセットし、 R_{cig} を指定してゲートマトリクス操作を行う。ここで、このゲートマトリクス操作により新たに衝突ゲートテーブルに登録された衝突ゲートグループは今回の R_{cig} 操作の対象外とする。




図5 ゲートマトリクス操作例
Fig.5 A Gate Matrix Operation Example.
(a) A Gate Matrix.
(b) The Triple Sort Result.
(c) The Identification Results.


Step4 : Step 1へ分岐する。

$R_{c.o.}$ 操作手順は、上述のStep 1において”グループレベルの降順に”を”グループレベルの昇順に”に、上述のStep 3において” $R_{c.i.}$ ”を” $R_{c.o.}$ ”に各々置換したものである。

強制操作は、後述のゲート対応づけ操作の制御で指定されたグループレベル（最大，最小のいずれか）の衝突ゲートグループにおいて、 G_i が最小なもの、 G_j が最小なもの無条件に対応づける。ここで、当該衝突ゲートグループの衝突ゲートテーブルからの取出しは行わない。

(3) ゲート対応づけ操作の制御

ゲート対応づけ操作の制御手順を図6に示す。この制御手順は、中間ゲート論理の切ロ入力信号数と切ロ出力信号数の大小関係に依存して2種類が存在する。すなわち、切ロ入力信号数が切ロ出力信号数以上の場合、 $R_{c.i.}$ 操作で始め、衝突ゲートグループがなくなるまで、 $R_{c.o.}$ 操作、 $R_{c.i.}$ 操作の順で各操作を繰り返す。一方、切ロ入力信号数が切ロ出力信号数未満の場合は、 $R_{c.o.}$ 操作で始め、衝突ゲートグループがなくなるまで、 $R_{c.i.}$ 操作、 $R_{c.o.}$ 操作の順で各操作を繰り返す。ここで、 $R_{c.o.}$ 操作、 $R_{c.i.}$ 操作の順で各操作を1回づつ続けて行っても対応ゲート対を全く認識できない場合は、最小グループレベルを指定して強制操作を行う。また、 $R_{c.i.}$ 操作、 $R_{c.o.}$ 操作の順で各操作を1回づつ続けて行っても対応ゲート対を全く認識できない場合は、最大グループレベルを指定して強制操作を行う。



判定条件1: 中間ゲート論理において、切ロ入力信号数が切ロ出力信号数以上である。
判定条件2: 衝突ゲートグループが存在する。
判定条件3: $R_{c.o.}$ 操作、 $R_{c.i.}$ 操作の順で各操作を1回づつ続けて行っても対応ゲート対を全く認識できない。
判定条件4: $R_{c.i.}$ 操作、 $R_{c.o.}$ 操作の順で各操作を1回づつ続けて行っても対応ゲート対を全く認識できない。

図6 ゲート対応づけ操作の制御手順
Fig.6 The Control Procedure of Gate Matching Operations.

5. ゲート論理構造比較・編集アルゴリズム

本論文のゲート論理構造比較・編集アルゴリズムを以下に述べる。

(1) 前処理

指定されたモジュールの旧ゲート論理のネットリストと中間ゲート論理のネットリストの対を入力し、ネットテーブルの対を作成する。以降の処理はこのネットテーブルの対を使用して行う。

(2) 対応ゲート対の認識

当該モジュールの旧ゲート論理のゲートセット G_i 's と中間ゲート論理のゲートセット G_m 's の対に対して上述のゲートマトリクス法を使用し、対応ゲート対を認識する。

(3) 対応サブゲート対の認識

ゲート区分が複合ゲートの各対応ゲート対 (G_i, G_m) について、 G_i のサブゲートセット SG_i 's と G_m のサブゲートセット SG_m 's の対に対してゲートマトリクス法の部分機能を使用し、対応サブゲート対を認識する。ここで、ゲートマトリクス法の部分機能の使用は、ゲートの代わりにサブゲートを使用し、最初に R_{c1} 操作を行い、衝突サブゲートグループが存在する場合は次に R_{c2} 操作を行い、それでも衝突サブゲートグループが存在する場合は最後に強制操作と R_{c3} 操作を行うことを意味する。

(4) 対応ピン対の認識

各対応ゲート対 (G_i, G_m)、ゲート区分が複合ゲートの対応ゲート対の場合は各対応サブゲート対 (SG_i, SG_m) の各ピン対 (P_i, P_m) について、ピン交換性を考慮しながら、切口入出力信号名、対応ゲート対情報、対応サブゲート対情報を使用してピンの接続対応性を調べ、対応ピン対を認識する。

(5) 後処理

ネットテーブル上のゲート、サブゲート、ピン各々の対応情報に基づき、旧ゲート論理の対応論理部分と中間ゲート論理の非対応論理部分を選択し、それらをネットリストに編集して出力する。ここで、ネットリストの編集は非対応論理部分内の各ゲートのゲート ID 生成と非対応論理部分内の各信号線の信号名生成を伴う。

6. 処理例

図7に示すゲート論理対を対象に、本論文のゲート論理構造比較・編集アルゴリズムの処理例（ピンレベルの認識処理の詳細は省略する）を以下に示す。

(1) 図7 (b) に示す中間ゲート論理において、切口入力信号数 (6本) は切口出力信号数 (3本) より大きいので、 R_{c1} 操作を選択する。

(2) 図7に示すゲート論理対のゲートセット対について R_{c1} 操作を行う。 R_{c1} 操作によるゲートレベルの認識結果を図8に示す。この操作により、(I1, J1) と (I2, J2) が対応ゲート対として、(I4, I5, J3, J4) と (I6, I7, J5, J6, J7) が衝突ゲートグループとして各々認識される。

(3) グループレベルの昇順に、各衝突ゲートグループを構成している旧ゲート論理と中間ゲート論理のゲートセット対について R_{c2} 操作を行う。 R_{c2} 操作によるゲートレベルの認識結果を図9に示す。この操作により、(I6, J5), (I7, J6), (I5, J4), (I4, J3) が対応ゲート対として各々認識される。その結果、衝突ゲートグループが存在しなくなるので、ゲートレベルの認識処理は終了する。

(4) 対応ゲート対 (I4, J3) と (I5, J4) はゲート区分が複合ゲートであるので、これらの対応ゲート対の各々のサブゲートセット対について R_{c3} 操作を行う。ここで、各ゲートは入力側のサブゲートが交換可能である。 R_{c3} 操作によるサブゲートレベルの認識結果を図10に示す。この操作により、(I42, J31), (I41, J32), (I51, J41), (I52, J42) が対応サブゲート対として各々認識される。その結果、衝突サブゲートグループは存在しないので、サブゲートレベルの認識処理は終了する。

(5) 上述の各対応ゲート対、ゲート区分が複合ゲートの対応ゲート対の場合は各対応サブゲート対の各ピン対について対応ピン対を認識する。




図7 論理構造を比較・編集するゲート論理対
Fig.7 A Gate-Level Logic Pair for Logic Structure to be Compared and Edited.
(a) Current Gate-Level Logic.
(b) Intermediate Gate-Level Logic.

(6) 上述の認識結果に基づき、旧ゲート論理の対応論理部分と中間ゲート論理の非対応論理部分を選択して編集し、図11に示す新ゲート論理を生成する。この図において、追加ゲートJ7のゲートID生成 (J7の変更) は本処理例の理解を容易にするために省略している。

$G_j \backslash G_i$	I1	I2	I3	I4	I5	I6	I7
J1	83	0	/	/	/	67	67
J2	0	83	/	/	/	50	50
J3	/	/	/	67	67	/	/
J4	/	/	/	67	67	/	/
J5	50	67	/	/	/	67	67
J6	50	67	/	/	/	67	67
J7	50	67	/	/	/	67	67

⇒ 対応ゲート対: (I1, J1), (I2, J2)
 衝突ゲートグループ:
 (I4, I5, J3, J4) ... グループランク2
 (I6, I7, J5, J6, J7) ... グループランク1

図8 R_{cij} 操作によるゲートレベルの認識結果

Fig.8 The Gate-Level Identification Results by a R_{cij} Operation.

$G_j \backslash G_i$	I6	I7
J5	100	0
J6	0	100
J7	0	0

⇒ 対応ゲート対: (I6, J5), (I7, J6)

$G_j \backslash G_i$	I4	I5
J3	42	67
J4	75	100

⇒ 対応ゲート対: (I5, J4), (I4, J3)

図9 R_{cog} 操作によるゲートレベルの認識結果
 Fig.9 The Gate-Level Identification Results by R_{cog} Operations.

$SG_j \backslash SG_i$	I41	I42
J31	0	100
J32	0	0

⇒ 対応サブゲート対: (I42, J31), (I41, J32)

$SG_j \backslash SG_i$	I51	I52
J41	100	0
J42	0	0

⇒ 対応サブゲート対: (I51, J41), (I52, J42)

図10 R_{cig} 操作によるサブゲートレベルの認識結果
 Fig.10 The Subgate-Level Identification Results by R_{cig} Operations.




図11 新ゲート論理
 Fig.11 The Updated Gate-Level Logic.

7. 適用結果

上述のゲート論理構造比較・編集アルゴリズムを使用するインクリメンタル論理生成を開発し、超大型計算機M68Xの設計に適用した。本論文では、種々の機能論理変更が行われた25種のECL LSIへの適用結果を述べる。

(1) レイアウト情報の保存率

レイアウト情報の保存率 ρ を次式で定義する。

$$\rho = \frac{N_2}{N_1 - N_3}$$

ここで、 N_1 は新ゲート論理のゲート総数を、 N_2 はレイアウト情報が保存可能なゲート数を、 N_3 は追加ゲート数を各々表す。また、レイアウト情報はゲートレベルだけでなく、追加ピンを除くピンレベルのものも含んでいる。

本インクリメンタル論理生成の適用結果を表1に示す。本インクリメンタル論理生成はピンレベルの全面論理変更がある3ゲートを除くすべてのゲートのレイアウト情報を保存しており、 $\rho = 0.998$ である。このように、非常に高い比率でレイアウト情報の保存を実現している理由は、ピンレベルの論理変更を許容したゲートマトリクス法を使用しているからである。

表1 適用結果
 Table1 Application Results.

新ゲート論理のゲート総数 (N_1)	1288
レイアウト情報が保存可能なゲート数 (N_2)	1229
ピンレベルの論理変更がないゲート数	1039
ピンレベルの一部論理変更があるゲート数	190
レイアウト情報が保存不可能なゲート数	3
ピンレベルの全面論理変更があるゲート数	3
追加ゲート数 (N_3)	56

(注) ゲート数は25LSIの平均値であり、3入力ゲート換算値である。

(2) 処理時間

本インクリメンタル論理生成の処理時間は5.5秒(on M200H)/2KG LSIであり、その内訳は論理生成の処理時間が5.4秒で、ゲート論理構造比較・編集の処理時間が1秒である。

8. むすび

ゲート論理構造比較・編集アルゴリズムを使用するインクリメンタル論理生成を開発し、超大型計算機M68Xの設計に適用した。

本インクリメンタル論理生成はピンレベルの論理変更を許容したゲートマトリクス法を使用しているため、99%以上のレイアウト情報の保存が可能である。また、本インクリメンタル論理生成の処理時間は5.5秒(on M200H)/2KG LSIであり、高速に処理可能である。その結果、本インクリメンタル論理生成により、レイアウト設計工程以降でも論理変更を機能論理レベルで行うことを可能にし、論理変更設計効率を大幅に向上した。

本インクリメンタル論理生成は人手による論理最適化情報の保存を扱わない。インクリメンタル論理生成の適用性を拡大するために、論理最適化情報の保存を扱うインクリメンタル論理生成が今後の課題である。

謝辞 本研究の機会を与えて頂いたシステム開発研究所の川崎淳所長と石原孝一郎部長並びに神奈川工場の大野泰廣部長、また、本研究内容について有益な御意見・御討論を頂いた神奈川工場の土屋洋次主任技師と坂田谷義憲技師に深謝いたします。(所属は当時のもの)

参考文献

- 1) Trevillyan, L. : An Overview of Logic Synthesis Systems, Proc. of 24th DA Conf., pp.166-172(1987).
- 2) 築添, 小澤 : レイアウト設計検証CADと手法, 情報処理, Vol.25, No.10, pp.1106-1111 (1984).
- 3) Kubo, N., Shirakawa, I. and Ozaki, H. : A Fast Algorithm for Testing Graph Isomorphism, Proc. of Inter. Symp. on CAS, pp.641-644 (1979).
- 4) Takashima, M., Mitsuhashi, T., Chiba, T. and Yoshida, K. : Programs for Verifying Circuit Connectivity of MOS/LSI Mask Artwork, Proc. of 19th DA Conf., pp.544-550 (1982).

- 5) Shinsha, T., Kubo, T., Sakataya, Y., Koshishita, J. and Ishihara, K. : Incremental Logic Synthesis through Gate Logic Structure Identification, Proc. of 23rd DA Conf., pp. 391-397(1986).
- 6) Ohno, Y., Miyoshi, M., Kazama, Y., Tada, O. and Sakai, T. : Design Verification of Large Scale LSI Computers, Proc. of Inter. Symp. on CAS, pp.443-446(1982).
- 7) Shinsha, T., Kubo, T., Hikosaka, M., Akiyama, K. and Ishihara, K. : POLARIS : Polarity Propagation Algorithm for Combinational Logic Synthesis, Proc. of 21th DA Conf., pp. 322-328(1984).
- 8) Tsuchiya, Y., Morita, M., Ikariya, Y., Tsurumi, E., Mori, T. and Yanagita, T. : Establishment of Higher Level Logic Design for Very Large Scale Computer, Proc. of 23rd DA Conf., pp. 366-371(1986).