

連想プロセッサ・システムの構成とアプリケーションの実装

中村恵介 木村功 佐藤政生 大附辰夫

早稲田大学 理工学部

あらまし

機能メモリの一種である連想メモリ (CAM:Content Addressable Memory) は、外部から与えられたデータに対し、その一部分が一致するデータを検索することが可能で、しかもその処理時間は格納データ数によらず一定である。この連想メモリを搭載し EWS(Engineering Work Station) と接続することによりスレーブプロセッサとして動作するハードウェア・エンジン “CHARGE II” (CAM-based Hardware Engine for Geometrical Problems) を試作した。本稿では CHARGE II とその制御を行うハードウェア、及びソフトウェアツールから構成される連想プロセッサ・システムについて報告する。また、アプリケーションとして多層配線プログラムを取り上げ、CHARGE II に実装することにより、汎用計算機上に実装したソフトウェアとの比較を行う。

A CAM Based Hardware System and its Application Implementation

Keisuke NAKAMURA, Isao KIMURA, Masao SATO and Tatsuo OHTSUKI

School of Science and Engineering, Waseda University
3-4-1 Ohkubo, Shinjuku-ku, Tokyo 169

Abstract

CAM(Content Addressable Memory), which is elsewhere called associative memory, receives an index data and a mask data as the input. CAM searches all the stored data simultaneously for matching between non-masked bits of the index data and the corresponding bits of the stored data. A hardware engine based on CAM is connected to an engineering work station as a slave processor. An integrated system embedding the CAM-based engine together with backup and application tools is proposed. This system consists of the hardware engine “CHARGE II,” control hardware and several software tools. As an application, a wiring program is implemented on it and compared with software implementation.




図 1: 図形探索処理




図 2: CAM の構造と一致検索
を満たす長方形 r_i を報告すればよい。

(C) 拡大・縮小操作

平面上に与えられた長方形集合 $R = \{r_1, r_2, \dots, r_n\}$ をすべて c だけ拡大する(図 1(c)). 領域探索と同様に全ての長方形 r_i ($i = 1, 2, \dots, n$) に対して, $x_i^{(\text{left})}, y_i^{(\text{bottom})}$ からは c を引き, $x_i^{(\text{right})}, y_i^{(\text{top})}$ には c を加えればよい。

3 連想メモリの機能

我々の開発した CAM LSI は 2 節で示したような图形処理における、座標間の比較演算、算術演算等を全格納データに関して並列に行うことができる [5].

3.1 連想メモリの基本機能

図 2 に連想メモリの基本構造を示す。メモリアレイの各ワードには RAM と同様、固有のアドレスが与えられており、外部からアクセスすることが可能である。これとは別に、外部から与えたデータの一部分が一致するワードを検

索する一致検索機能を持っている。検索結果は、各ワードに附属する 1 ビットのレスポンスレジスタ (RR) に格納され、この RR 値を用いて、アクセスするワードを選択することもできる。一致検索においては、インデクスレジスタに検索データ、マスクレジスタに検索対象となるビットを設定する。検索命令を実行すると、マスクされない部分が検索データと一致する全てのワードの RR に 1 が格納される。この検索に要する時間はメモリアレイのワード数によらず一定である。

また、一致検索を繰り返すことにより、メモリ内の格納データと、外部から与えられたデータの一部分とを比較して、大きい／小さいワードを検索するしきい値検索や、メモリ内の全格納データの中で一部分が最大／最小のワードを検索する極値検索が実現できる [5][6]。これらの検索に要する時間はメモリアレイのワード数によらず、しきい値検索では検索データの 0 または 1 のビット数、極値検索では検索データのビット数に比例する。

検索結果が複数存在する場合、プライオリティ・エンコーダ (PE) を用いて 1 ワードを選択することができる。PE の出力するアドレスを用いて、検索されたワードにアクセスすればよい。

3.2 CAM LSI の構成

図 3 に CAM LSI のブロック図を示す。本 LSI は 36 ビット \times 128 ワードの連想メモリセルを持ち、36 ビットのデータバス (DM), 及び RAM のアドレスバスに相当する 7 ビットのアドレスバス (ADR) を備えている。また検索データや各種マスクを与えるための 36 ビットのインデクスバス (INDEX), 及び CAM の動作命令を与えるための 20 ビットの命令入力 (CMD) を持つ。さらにクロック入力 (CLK) を持ち、外部クロックに同期して動作する。

メモリセルアレイ メモリセルはインデクスレジスタとの一致判定を行う EXOR ゲートを持つ(図 3)。この出力から一致検索結果が生成され、ワードごとに検索線として演算ユニットに送られる。

演算ユニットアレイ メモリセルアレイの各ワードはそれぞれ 1 個の演算ユニットを持つ。各演算ユニット内にはレスポンスレジスタ (RR) が 2 個あり、独立に機能する。また、1 ビット ALU を持ち、検索結果に対し、RR 値との論理演算または算術演算を行ってから RR に格納することが可能である。

プライオリティ・エンコーダ RR 値が 1 となるワードが複数存在する場合、ワードのアドレスによって決まる




図 3: CAM LSI のブロック図
とメモリセル

優先度に従い、その中から 1 ワードを選択する。

キー算出回路 しきい値検索、極値検索をオンチップで実現するため、与えられた検索キーデータとマスクデータからインデクスレジスタ値とマスクレジスタ値を算出する回路である。キー算出回路の出力を用いて、LSI内のシーケンサが一連の一一致検索を実行し、これらの検索が自動的に行われる。

3.3 CAM LSI の持つ諸機能

(A) 一致検索 INDEX バスに検索データ、DM バスにマスクデータを与え、CMD バスに命令を与える。CMD には、命令コード、ALU 関数、検索結果を格納する RR 等を指定する。これらのデータを取り込んだ後、1 クロックで検索結果が目的の RR に格納される。

(B) しきい値検索 一致検索と同様に INDEX バスに検索キーデータ、DM バスにマスクデータを与え、CMD バスに命令を与える。これらのデータを取り込んだ後、CAM は自走して一致検索を繰り返す。 $1 + 0.5w$ クロック (w は検索キーデータの有効ビット数) 以下で、マスクされない部分が検索キーデータよりも大きい／小さいワードが全て選択され、RR に 1 が格納される。

(C) 極値検索 DM バスにマスクデータを与え、CMD バスに命令を与える。これらのデータを取り込んだ後、しきい値検索と同様に CAM は自走して一致検索を繰り返す。 $3 + 2w$ クロック (w は極値検索を行う有効ビット数) 以下で、全ワードにおけるマスクされない部分の最大値

／最小値が内部のインデクスレジスタに求められた後、自動的に一致検索が 1 回行われて、解となるワードの RR に 1 が格納される。しきい値検索、極値検索においては、検索中、Busy 端子が 1 となり、この間外部からのアクセスはできない。

4 連想プロセッサ・システムの構成

本システムのハードウェアは、上述の CAM を搭載したハードウェア・エンジン CHARGE II と制御ボード、及びそれぞれが接続されている EWS (Sun4) から構成される。また、ソフトウェア・ツールとして、デバッガ、シミュレータ、マイクロコード・アセンブラーなどがある(図 4)。

4.1 ハードウェア・エンジン CHARGE II の構成

CAM LSI は連続して命令を与えることによりパイプライン式に高速実行が可能であるため、CHARGE II はプロセッサとしてシーケンサ LSI を持ち、RAM(M) に書かれた 80 ビットのマイクロコードに従って自走する VLIW(very long instruction word) 型アーキテクチャを用いている。CAM にはインデクスとマスクを同時に与えるため、36 ビット $\times 2$ パス構成とし、これらのバスには、64 個のレジスタを持つレジスタファイル LSI と 64k ワード RAM(D) から任意にデータを出力することが可能である。以下では、シーケンサ、CAM、RAMなどをモジュールと呼ぶ。

CAM 本ハードウェア・エンジンには現在、我々が開発した CAM LSI が 16 個実装されており、36 ビット $\times 2,048$ ワードが利用可能である。

マイクロコード RAM(M) 80 ビット $\times 32k$ ワードの RAM(M) に書かれたマイクロコードは、表 1 のように




図 4: 連想プロセッサ・システム




図 5: CHARGE II ブロック図




図 6: 制御ボードのブロック図

全モジュールを制御する。RAM(M)のアドレスはシーケンサLSIによって制御される。

表 1: マイクロコード 80 ビットの制御先モジュール

20-bit...CAM	20-bit...Register File
26-bit...シーケンサ	1-bit...RAM(D)
9-bit...ALU	4-bit...その他

シーケンサ マイクロコードから与えられる命令及びALUやCAMからの条件フラグを読み込み、次に実行すべきマイクロコードが格納されている、RAM(M)のアドレスを決定する。

レジスタファイル 2ポートの入出力を持つ64個のレジスタを備えた汎用LSIである。両ポートには異なるデータの出力が可能で、CAMの入力データを生成する。

データRAM(D) CAMと共通のアドレスバスを持ち、CAMの補助記憶として用いられる。

マッパー ホストにCAM、RAM(D)の内容をマッピングする際に、アドレステーブルとして用いられるRAMで、予めホストからCAM、RAM(D)のアドレスを書き込んでおく。マッパーはCHARGE IIが自走している間は用いられない。

4.2 制御ボードの構成

CHARGE II 単体の実行を外部から観測する働きをし、全バスの値、条件フラグ、各メモリ値の取得が可能である。また、CHARGE II の動作を制御することも可能で、マイクロコードのデバッグに用いられる(図 6)。本ボードの制御はホスト(Sun4)が直接行う。

セレクタ CHARGE II の各所からバス値、条件フラグ、各種信号線の値を取り出し、ホスト(Sun4)に送るためにセレクタ(バッファ)である。制御レジスタ、ステップカウンタ、ディスプレイに対しては双方向のバッファとしてはたらく。

制御レジスタ ホストから状態を書き込むことにより、システムの動作を制御する。

ステップカウンタ CHARGE II のクロック数をカウントする。カウンタを制御することにより、マイクロプログラムの特定ルーチンが要したクロック数を計測することが可能である。

ディスプレイ システムの状態をリアルタイムで表示するLCDやLEDを持ち、ホストによって制御される。

4.3 ホスト計算機 (Sun4) とのインターフェース

CHARGE II 及び制御ボードはインターフェースボードを通して、Sun4 の VME バスに接続されており、EWSによる直接アクセスが可能である。各モジュールはVMEアドレス空間上へ図 7 のように接続されている。このアドレス空間を Sun4 の仮想記憶へマッピングすることにより、Sun4 上のソフトウェアから自由にアクセスが可能となる。また、データ RAM(D)、CAM のマッピング状態はマッパーにより自由に設定可能である。

マッパーは 64k ワードからなる RAM で、ホストから預め RAM(D) や CAM のアドレスを書き込んでおく。VMEア




図 7: VME アドレス空間へのマッピング状態




図 9: マイクロコード デバッガの機能

ジスタの初期設定を行う。またマッパに書き込む標準アドレス変換テーブルを持つ。

バス値、各種状態取得 制御レジスタをはじめとするシステム状態、各種信号値、および条件フラグ等を制御ボードから取得し、ディスプレイやホストの CRT に表示する。また、データバス、アドレスバス値、及び現在と次のマイクロプログラム実行番地等も取り込むことができる。

モジュールのテスト 各種メモリに対する読み書き、及び CAM に対する命令のテストを行う。

4.8 CHARGE II 関連関数ライブラリ

本ハードウェア・エンジンで多用される、初期設定、メモリアクセス、CHARGE II の実行停止制御、クロック計測等を C 言語の関数として準備した。ただし、高速性を必要とする部分ではこれらの関数を用いるよりも、直接ポインタを操作した方がよい。しかし、これらの関数を用いれば、ハードウェア・エンジンの細部にまで精通しなくとも、アプリケーションプログラムの開発が可能である。

5 多層配線プログラムの実装

本システムを用いたアプリケーションとして配線プログラムを実装し、ソフトウェアで実行した場合と比較する。

5.1 多層化改良線分展開法の概要

レイアウト設計において、迷路法のような格子構造を用いない配線手法(グリッドレスルータ)の一つに改良線分展開法 [8] がある。我々は、連想メモリを用いたハードウェア・エンジンで改良線分展開法を高速化する手法について報告を行ってきた [9]。今回実装した配線プログラムは、改良線分展開法を 3 層以上の多層配線ができるように拡張し

た手法 [7] に基づいている。この手法は多層の配線問題を扱うため单層に比べ、線分探索処理以外に領域探索処理が多用され、大きな処理時間を要している。

5.2 レイアウトデータ管理システム (DMS) の相違

本配線プログラムは、レイアウトデータを対象とした一種のデータベースシステムであるレイアウトデータ管理システム (DMS: Layout Data Management System)[10] を用いている。これにより、プログラム側からは图形処理の詳細は隠蔽されているため、ハードウェア・エンジンを用いた DMS を新たに作成し、ソフトウェア DMS と交換することにより、图形処理の高速化を試みた。

ハードウェア・エンジンを用いた DMS CAM には、一つの图形データの座標を連続する複数ワードに格納し、各ワードの上位 4 ビット及び RAM における同ワードに图形の属性等を格納する。

ソフトウェアによる DMS データ構造として高速とされるパケット [11][12] を用いて、EWS 上に実装した。

5.3 ソフトウェアとの比較実験

実験は、3 層からなる配線領域の 1,3 層に、一对の端子をランダムに発生させ、これを配線する処理を行った。配線領域には 10000×10000 の座標を設定し、障害物として長方形をランダムに配置して配線を行う。パケットを用いたソフトウェア DMS(C 言語)、及び CAM を用いたハードウェア DMS により同じ処理を実行し、比較を行った。計算機はとともに Sun4/110(7 Mips, 14.28MHz) を用いた。実験結果を表 2 に示す。線分数は配線領域に含まれる障害物と端子の持つ線分数である。全処理時間は、图形データの読み込みから端子対を配線するまでの時間で、CAM の前処理時間は含まれていない。この前処理時間は、扱う線分数によらず一定で、今回の実験では約 1 秒である。

表 2 の CAM による DMS における图形処理時間のうち、“Sun4” はホスト上の CHARGE II 起動関数の実行時間である。ホストは CHARGE II を起動後、この関数を出てしまうので、実際の图形探索処理時間は、CHARGE II のクロック数から求められる値との和になると考えられる。

結果によれば、全処理時間で 2.7 ~ 6.1 倍、CAM を用いた場合が高速となっている。また、图形処理時間は、CAM の方が 13 倍 ~ 22 倍高速となった。

また、図 10 に ex.6.20.2 のデータに関する全処理時間の構成を示す。dm_get_objs は图形探索関数、malloc, free はいずれも標準ライブラリのメモリ取得／解放関数である。

関数	CAMによる DMS [sec]	ソフトウェア による DMS [%]	ソフトウェア による DMS [sec]	(%)
dm_get_0bjs()	0.01	(0.8)	0.49	(10.7)
malloc()	0.04	(3.3)	0.77	(16.7)
free()	0.00	(0.0)	2.18	(47.4)
その他	1.18	(95.9)	1.16	(25.2)
全処理時間	1.23	(100.0)	4.60	(100.0)

ex.6.20.2 のデータより作成




図 10: 全処理時間構成する関数

CAM を用いることによって图形探索だけでなく、メモリ取得／解放も高速化されていることがわかる。

6 おわりに

本稿では我々の開発した連想プロセッサ・システムについて述べ、配線プログラムを実装した結果を示した。本システムの各ツールはハードウェア・エンジンを用いたアプリケーション開発を容易にすることを目指すとともに、ハードウェア・エンジンの操作性の改善を目的としている。また、本システムは EWS をホストとしたことにより、拡張性、汎用性が向上しており、图形処理以外の用途にも容易に応用が可能である。

現在 CAM 容量の面では実用性に劣るが、汎用性を利用して、图形処理以外のアプリケーションに対する実装を試みたい。

謝辞

本研究に関し、貴重な御助言を賜わりました久保田和人氏(現 東芝)、桑原泰雄氏(現 スクウェア)に感謝致します。

参考文献

- [1] 安浦寛人、渡邊章弘、左達隆吾、田丸啓吉:“CAM を用いた機能メモリ型並列プロセッサ上での並列アルゴリズム,” 情処研報, AL21-2, (1991).
- [2] 鈴木敬、大附辰夫:“連想メモリを用いた VLSI 設計用图形処理ハードウェア,” 信学論 (A), J72-A, NO.3, pp.550-560 (1989).
- [3] Ogura,T., Yamada,S. and Nikaido,T.:“A 4kbit Associative Memory LSI,” IEEE, J.Solid-State Circuits, Vol.SC-20, pp.1277-1282 (1985). Symp. on VLSI Circuits, Digest of Technical Papers, pp.109-110, (1990).
- [4] 鈴木敬、石和信政、久保田和人、大附辰夫:“图形処理プロセッサ CHARGE とその開発環境,” 信学技報, CPSY88-2, pp.9-15 (1988).
- [5] 桑原泰雄、安部正秀、久保田和人、佐藤政生、大附辰夫:“图形処理用連想メモリチップ,” 信学技報, ICD92-54, pp.9-16 (1992).
- [6] 桑原泰雄、中村恵介、久保田和人、佐藤政生、大附辰夫:“連想メモリを用いた图形処理用ハードウェアエンジン,” 信学技報, CPSY92-17, pp.63-70 (1992).
- [7] 石川拓也、久保田和人、佐藤政生、大附辰夫:“改良線分展開法の多層化,” 信学技報, VLD91-85, pp.41-48 (1991).
- [8] 小島直仁、佐藤政生、大附辰夫:“線分展開法の改良とその評価,” 情処研報, DA48-6, (1989).
- [9] Sato,M., Kubota,K. and Ohtsuki,T.: “A Hardware Implementation of Glidless Routing Based on Content Addressable Memory,” Proc.27th DA Conf., pp.646-649 (1990).
- [10] 小島直仁、佐藤政生、大附辰夫:“レイアウト・データ管理方式に関する一考察,” 信学技報, VLD89-90, pp.51-58 (1989).
- [11] Asano,T., Edahiro,M., Imai,H., Iri,M. and Murota,K.: “Practical Use of Bucketing Techniques in Computational Geometry,” G.T.Toussaint,Ed., Computational Geometry, pp.153-195, North-Holland, (1985).
- [12] 池田泰人、池田栄一郎、栗島亨、久保田和人、佐藤政生、大附辰夫:“レイアウトデータ管理システム上の各種データ構造の評価,” 情処研報, DA61-1 (1992).

表 2: 多層化線分展開法における処理時間の比較

データ名	線分数 ^{†1}	展開回数	ソフトウェアによる DMS		CAMによる DMS		
			全処理時間 [Sec]	图形探索処理時間 [Sec]	全処理時間 ^{†2} [Sec]	图形探索処理時間 (Sun4) ^{†3} [Sec]	图形探索処理時間 (CH2) ^{†4} [Sec]
ex.4.2.0	64	55	7.89		0.55	1.29	0.04 0.0092
ex.4.2.5	64	38	3.46		0.27	0.80	0.01 0.0062
ex.5.4.1	128	65	5.45		0.43	2.00	0.03 0.0112
ex.5.4.2	128	48	4.37		0.42	1.09	0.01 0.0084
ex.6.20.2	256	55	4.60		0.49	1.23	0.01 0.0109
ex.6.10.3	256	32	4.04		0.35	1.17	0.02 0.0069

†1 各層に含まれる图形の線分数。 †2 初期設定に要する時間 (1.06 ~ 1.53 [Sec]) は含まない。 †3 CHARGE II 起動関数の処理時間。 †4 図形探索に要した CHARGE II のクロック数より計算 (クロック=4MHz)。