

プログラム可能論理演算装置を用いた
計算機のソフトウェアについて

SOFTWARES FOR THE COMPUTER USING
A PROGRAMMABLE LOGIC UNIT

吉岡 良雄 ※ 山田 秀和 ※※ 中村 維男 ※※ 重井 芳治 ※※

Yoshio YOSHIOKA*, Hidekazu YAHADA**, Tadao NAKAMURA**, Yoshiharu SHIGEI**

※ 岩手大学工学部情報工学科、盛岡市。
Department of Computer Science, Faculty of Engineering,
Iwate University, Morioka-shi 020 Japan.

※※ 東北大学工学部情報工学科、仙台市。
Department of Information Science, Faculty of Engineering,
Tohoku University, Sendai-shi 980 Japan.

1. まえがき

ノイマン型の計算機は、電子回路素子の高集積化・高信頼化と共に、オペレーティングシステムや高級言語コンパイラなどの開発によって、急速に発展した。さらに、このタイプの計算機は、処理アルゴリズムが逐次的に進むために非常に汎用性が高く、算術演算ばかりではなく種々の方面に応用されたことが急速に発展した要因の一つになっている。しかしながら、データ処理分野での応用が拡大して、計算機の処理速度に対する要求が増々高まり、このタイプの処理アルゴリズムの検討が行われ、各種の問題点が指摘されるようになった[1]。この問題点は、次のようなものである。一つは、真に処理の対象となるデータ語以外の情報(命令語やアドレス生成語)が1本のデータバス上を流れる点である。Backusは、このバスにボトルネックがあることを指摘し、これを『フォン・ノイマン・ボトルネック』と呼んでいる。二つめは、1つのプログラムカウンタによって処理のシーケンスが規定される点である。従って、処理すべきアルゴリズムは、逐次的なプログラムとしなければならない。これは、命令レベルでの並列実行可能性を基本的に持たないことを意味する。また、繰り返し処理においても何度も同じ命令が読み出されることになり、前述のフォン・ノイマン・ボトルネックの一つの要因となっている。三つめは、プログラムと処理データが同一のメモリ領域に格納されている点である。

これらの問題を解決するため、スーパーコンピュータなどに見られる複数のパイプライン処理装置を用いた計算機やアレイプロセッサなど[2]、さらには

プログラムカウンタを持たないデータフローマシンなど[3][4]が出現した。また一方では、中央処理装置(CPU)からのプログラムによって、演算回路をダイナミックに変えて、演算データの格納と結果データの読出しだけで処理を進める装置が提案された[5]。この装置は、プログラム可能論理演算装置(PLU: Programmable Logic Unit)と呼ばれ、CPUからはメモリ装置と同様に扱うことができる。また、この装置は、従来の処理アルゴリズムSISD、SIMD、MISD、MIMD、データフローやデマンドフローなどの概念と異なり、非常に興味がある。この装置に対するソフトウェアレベルの検討、特にこのような装置を用いてどのような処理が可能であるかなどの検討が必要であると思われる。

本論文は、このようなPLUを用いた処理ソフトウェアについて検討を行う。まず、2章ではPLUの概念と処理アルゴリズム、および本論文で取り扱うPLUの構造と演算機能について示す。さらに、3章ではPLUを用いた計算機のコンパイラについて示し、このようなPLUや言語コンパイラなどの検討を行う。

2. PLUの構成

PLUの構造は、文献[5]および[6]にも述べられているように、その使用目的に応じて種々のものが考えられる。まず本章では、PLUの概念と処理アルゴリズムについて述べ、次に演算処理を目的として、言語やコンパイラを考慮したPLUの構成について述べる。また、PLUをソフトウェア面

から考察するため、PLUをメインCPUの記憶装置上にマイクロプロセサでシミュレートするシミュレータを作成した。このシミュレータの構成についても述べる。

2. 1 PLUの概念と処理アルゴリズム

高速フーリエ変換器やデジタルフィルタなどの処理マシンは、電子回路素子で構成され、素子のゲート遅延時間レベルで演算が可能な専用処理装置である。このため非常に高速である。このような装置は汎用性に欠けるため、非常に高価なものになる。一方このような装置を従来のプロセサ(CPU)を用いてプログラムで実現することも可能である。この場合、融通性や汎用性は高いが、高速性に欠ける。これに対して、本論文のプログラム可能論理演算装置(PLU)は、これらの装置の中間に位置し、汎用性と高速性を狙ったものである。

さて、本PLUの処理の概念は、図1に示すように、PLUに演算データ群Xと処理プログラム(操作群)Fが書き込まれた後、素子のあるゲート遅延時間後にその処理結果Yが出力される構成で表される。そして、このようなPLUの処理アルゴリズムには次の2つが考えられる。

- (a). 最初に処理プログラムをPLUに格納してPLU内に演算回路を構成(プログラムのマッピング)し、その後に演算データをPLUの入




図1 プログラム可能論理演算装置(PLU)の概念図




図2 入力データ群(X)、操作群(F, a)および出力データ群(Y)との関係

力部に格納する。そして、あるゲート遅延時間後にPLUの出力部に演算結果が現れるので、これをCPUが取り出す。この方法は、異なるデータに対して同じプログラムで処理を行うような処理に適している[5]。例えば、ループ処理、ベクトル演算などがこの処理に適していると言える。

- (b). 同一のデータ群Xに対して、種々の操作Fを変えて、その操作に対する結果を得る方法が考えられる。また、図2に示すように、その操作に対する結果が必要とする結果となるような操作を抽出するという処理も考えられる。例えば、Prolog言語において、定義文が操作Fとなり、質問文がデータ群となる。そして、その質問文に対して操作とマッチングを取り、結果が真となる定義文を取り出すと言う処理に相当する。

これら2つの処理アルゴリズムは、PLUの持っている特性から類推されるものであり、これらを実現するためには、演算データの転送やプログラムのマッピング、データのフロー制御、演算時のエラー処理など解決しなければならない問題が沢山存在する[6]。また、従来のプログラムでも容易にこのPLUを用いて処理できるというソフトウェアの遺産の問題も考慮しなければならない。

2. 2 PLUの構造

ここで取り扱うPLUは、主に演算用であり、言語コンパイラにおいて変数や定数が容易にレジスタに割当てられるように、図3のような各ステップのデータレジスタ部と演算部が独立になったものを考える。この演算部(ALU)の2入力、各ステップの命令レジスタ(IR)の内容によって各データレジスタ(DR)に接続されているバス(Bus₀-Bus₂₅₅)から2つ選ばれる。また、このバスに各ステップ上でゲート(Gate₀-Gate₂₅₅)が設けられているので、演算結果が出力されるバスは前の状態から切り離される。さらに、メインの処理装置(CPU)のデータバスには、図3に示すように命令レジスタとデータレジスタが接続され、それぞれプログラムとデータがメインCPUによって格納される。なお、CPUからデータレジスタnを読み込むとき、このデータレジスタに接続されているバスBus_nの状態がCPUに読み込まれる。

このようなPLUにおけるデータレジスタの数および演算部のステップ数は、それぞれDR₀-DR




図3 本論文で取り扱うPLUの構造




図4 PLUの命令形式

255の256個および数+Kステップを考える。また、命令レジスタの構成は、図4に示すように、命令部(OP₀)、第1オペランド部(OP₁)、第2オペランド部(OP₂)および第3オペランド部(OP₃)から成り、それぞれ1バイトが割り当てられている。ここで、命令部の機能は、表1に示すように、加減乗除、指数や対数など高レベルの固定少数点演算を取り入れた。また第1オペランド部および第2オペランド部によってDR₀ - DR₂₅₅に対応しているバスから演算部の2入力が決められ、第3オペランド部によって結果データの出力するバスが決められる。なお、表1において、A、BおよびCは、それぞれ演算部の2入力および出力を決めるためのデータレジスタに接続されているバス番号である。また、命令コード(20)および(21)は、それぞれアドレス(A+4×B)のデータをバ

ス番号Cへ出力する命令およびバス番号Cの内容をアドレス(A+4×B)へ格納する命令である。この命令は、配列処理命令であり、論理回路で構成されたPLUでは実行不可能である。むしろ、メインCPUで実行すべき命令であると思われる。

2.3 PLUシミュレータ

本PLUシミュレータは、図5に示すようにメインのCPUとしてMC6800を用いたパーソナルコンピュータ・ベーシックマスタ"Jr"に、PLUをシミュレートするMC6809を接続して作成された。このメモリマップは図6のように成っている。ここで、PLUのデータレジスタ部および命令レジスタ部(プログラム領域)は、それぞれ4000-43FF(4バイト×256データレジスタ)および4400-5FFF(4バイト×1792ステップ)の番地が割り当てられている。また配列データやメッセージの格納領域(データ領域)として6000-9FFFの番地が割り当てられている。従ってメモリ領域は、データレジスタ領域、プログラム領域およびデータ領域の3種類に分離されていることになる。そして図3に示すPLUは、次のようにして実現される。各ステップの処理は、プログラム領域のOP₁とOP₂によってデータレジスタ領域から2つのデータを取り出し、演算を行い、OP₃の示すデータレジスタ領域へ格納する。さらに、こ

表1 PLUで実行する命令

Operation Code	Operation	Comment
01	A → C	
02	B → C	
03	A+B → C	Add
04	A-B → C	Subtract
05	A*B → C	Multiply
06	A/B → C	Divide
07	A**B → C	A ^B
08	A//B → C	A ^{1/B}
09	ABS(A) → C	Absolute
0A	MOD(A,B) → C	Modulus
0B	-A → C	
10	LOG ₂ (A) → C	Log ₂ A
11	2**A → C	
12	LOG ₁₀ (A) → C	Log ₁₀ A
13	10**A → C	
14	LOG _e (A) → C	Log _e A
15	EXP(A) → C	e ^A
20	(A+4*B) → C	
21	C → (A+4*B)	
22	AND(A,B) → C	Logical AND
23	OR(A,B) → C	Logical OR
24	EOR(A,B) → C	Exclusive OR
25	LSHFT(A,B) → C	Logical shift
26	ASHFT(A,B) → C	Arithmetic shift
30	SIN(A) → C	Sine
31	COS(A) → C	Cosine
32	TAN(A) → C	Tangent
FF	End	To top of program
Otherwise	Nop	No operation

表2 メインCPUが実行する命令

Operation Code	Operation	Comment
81	A → C	
82	A+B → C	Add
83	A-B → C	Subtract
90	IF	Test and skip
91	TEST	Test and skip
92	GOTO	Jump
93	CALL	Subroutine call
94	RETURN	Return
E0	WAIT	Wait
F0	READ	Read
F1	WRITE	Write
FF	End	End of program
Otherwise	Nop	No operation

の処理は、プログラムの先頭から終りまでエンドレスの形でMC6809によって行われる。

次に、メインCPUで実行する命令は、PLUで実行する命令とオペランド部の意味は異なるがほぼ同じ形式であり、表2に示す通りである。この命令は、PLUの実行命令と同様にPLUのプログラムメモリにマッピングされる。PLUでは、この命令は無操作(Nop)であるから、PLUに対して影




図5 PLUシミュレータの構成図

0000 ~ 00FF	Monitor work area
0100 ~ 03FF	Video RAM
0400 ~ 0FFF	PLU work area
1000 ~ 1FFF	Not use
2000 ~ 3FFF	Source program area
4000 ~ 43FF	Data registers of PLU (4 byte x 256 DR's)
4400 ~ 5FFF	Program area of PLU (4 byte x 1792 steps)
6000 ~ 9FFF	Data area of PLU
A000 ~ AFFF	Stack area
B000 ~ CFFF	Compiler and simulator of PLU
D000 ~ DFFF	Monitor and editor
E000 ~ EFFF	I/O address
F000 ~ FFFF	"Jr" monitor

図6 PLUシミュレータのメモリマップ

響を及ぼさない。そして、この命令は、メインCPUによって逐次的に実行される。また、メインCPUにおいて、PLUの命令は、無操作(Nop)として取り扱われる。なおメインCPUによって実行される命令は、表2のように、代入、加算、減算、2種類のテスト・スキップ(IFとTEST)、ジャンプ(GOTO)、サブルーチンコール(CALL)、リターン(RETURN)、ウェイト(WAIT)、入力(READ)、出力(WRITE)および終了の12命令だけである。特に、IF、TE

ST、GOTO、CALL、READ、WRITE
は、それぞれ次のような命令となる。

```
IF X, cc Y → 90, XX, cc, YY
TEST X      → 91, XX, 00, 00
GOTO ADDR X → 92, 00, ADDR X
CALL ADDR X → 93, 00, ADDR X
READ X      → F0, 20, 00, XX
WRITE X     → F1, 20, 00, XX
又は、WRITE " (MESSAGE) " →
          F1, 4D, ADDR M
```

ここで、XXおよびYYは、それぞれ変数XおよびYに割当てられたレジスタ領域のレジスタ番号であり、ADDRXおよびADDRMは、それぞれプログラム領域の番地およびデータ領域の番地である。また、ccはスキップ条件であり、00 (EQ)、01 (NE)、02 (GT)、03 (LT)、04 (GE)、05 (LE) の値を取る。

以上、PLUの概念とその処理アルゴリズム、本論文で取り扱うPLUの構成、およびPLUのハードウェアシミュレータの構成について述べた。

3. 言語コンパイラとその検討

本章では、表1および表2に示す命令を用いて作成したPLUのための言語とこのコンパイラについて述べる。次に、この言語によるプログラム例を示す。そして、プログラムを作成するための問題点などを指摘する。

3. 1 言語の説明

本論文で取り入れた言語は、次のような文によって記述される。

- (1) . コメント文
' (Message) /
- (2) . 配列文
DIMENSION A, 1000
- (3) . Data文
DATA A=101 /
- (4) . BeginおよびEnd文
BEGIN; / (文) / END; /
- (5) . 演算文
C=A+B / C=A-B / --- e t c .
- (6) . If文
IF X, cc, Y / THEN / (文) / ;
/ ELSE / (文) / ; /
※ cc: EQ -- Equal (00)
NE -- Negative Equal (01)

- GT -- Greater Than (02)
LT -- Less Than (03)
GE -- Greater than and Equal (04)
LE -- Less than and Equal (05)

(7) . Case文

```
CASE X OF / 0: / (文) / ; /  
1: / (文) / ; / 2: / --- /  
16: / (文) / ; / END; /
```

(8) . While文

```
WHILE X, cc, Y / (文) / ; /
```

(9) . Repeat文

```
REPEAT / (文) /  
UNTIL X, cc, Y /
```

(10) . For文

```
FOR I=1 / TO N / STEP K /  
(文) / ; /
```

(11) . 入出力文

```
READ X /  
WRITE X /  
WRITE " (Message) " /
```

ここで、"/"はキャリジレターンである。また、文の変数や定数にはコンパイラによって自動的に使用されていないレジスタ番号が割当てられる。特に定数の場合レジスタ内にもその値が入れられる。

これらの文の中で算術演算文は、表1に示す命令にそのまま変換される。ここで重要と考えられる文は、"IF"や"FOR"などの制御文である。これらの文は、表2で示されている命令を用いて付録に示すように実現される。

3. 2 プログラム例

3. 1節で示した言語を用いて、素数を求めるプログラム、2次方程式の根を求めるプログラムおよびN=8のFFTのプログラムをそれぞれ図7、図8および図9に示す。ここで、素数を求めるプログラムは、メインCPUで実行する命令が非常に多いので、PLUを用いた利点を十分発揮しているとは言えないが、配列処理も可能であることを示している例である。

また、図8のプログラムは、演算文がどこにあっても同じであるから、2乗根の中が正負の場合を先に計算した後2乗根の中の正負を判定し、正負に応じた処理(結果の出力)を行っている例である。このプログラムの動作は、次の通りである。このプログラムの演算文は、入力データが確定していなくてもPLU内で実行されている。そしてメインCPUで"READ"文が実行され、入力データが確定し、

```

No. Addr Instruc. Source program
1      ' SOSUU KEISAN
2 4400 DIMENSION A,1000
3 4400 BEGIN;
4 4400 F14D6FA0 WRITE "INPUT N "
5 4404 F0200001 READ N
6 4408 08010302 N2=N/2
7 440C 81040405 FOR I=1
8 4410 TO N
9 4410 21000505 A,I=I
10 4414 E0000000 ;
11 4418 82050405 ;
12 441C 90010305 ;
13 4420 92004410 ;
14 4424 81030306 FOR J=2
15 4428 TO N2
16 4428 E0000000 WAIT
17 442C 20000607 GG=A,J
18 4430 90070008 IF GG,EQ,0
19 4434 92004444 THEN
20 4438 92004488 GOTO LLL
21 443C E0000000 ;
22 4444 ELSE
23 4444 E0000000 ;
24 4448 8106060A FOR K=J
25 444C TO N
26 444C E0000000 WAIT
27 4450 05060A0B JJ=J+K
28 4454 900b0501 IF JJ,LE,N
29 4458 92004470 ;
30 445C THEN
31 445C F120000B WRITE JJ
32 4460 010B080C KK=JJ
33 4464 21000C08 A,KK=0
34 4468 E0000000 ;
35 446C 92004478 ;
36 4470 ELSE
37 4470 92004488 GOTO LLL
38 4474 E0000000 ;
39 4478 E0000000 ;
40 447C 820A040A ;
41 4480 9001030A ;
42 4484 9200444C ;
43 4488 LLL:
44 4488 E0000000 ;
45 448C 82060406 ;
46 4490 90020306 ;
47 4494 9200444C ;
48 4498 8104040D FOR MM=1
49 449C TO N
50 449C E0000000 WAIT
51 44A0 20000D0E HH=A,MM
52 44A4 900E0108 IF HH,NE,0
53 44A8 9200448C ;
54 44AC THEN
55 44AC F14D6FA9 WRITE "SOSUU = "
56 44B0 F120000E WRITE HH
57 44B4 E0000000 ;
58 44B8 9200444C ;
59 44BC ELSE
60 44BC E0000000 ;
61 44C0 E0000000 ;
62 44C4 820D040D ;
63 44C8 9001030D ;
64 44CC 9200449C ;
65 44D0 F14D6FB2 WRITE "PROGRAM END"/
66 44D4 FFFFFFFF END;
***ERROR COUNT = 00

```

図7 プログラム例1 (素数計算)

ある時間 ("WAIT" 文で待つ) 経過すると全ての演算結果が確定する。その後、"IF" 文で2乗根の中の正負を判定し、その結果に従って結果データを出力している。これは、図7のプログラムと比較して、PLUの特徴を表しているよい例である。さらに、図9のプログラムは、FFTの計算式をPLUで計算できるように変形して作成した例である。なおFFTの一般式をPLUで行うこともできるが、この場合制御文が非常に多くなる。そこで、この例のようにNの値をPLUにマッピングし易い

```

No. Addr Instruc. Source program
1      ' 2JI NO KON KEISAN
2 4400 BEGIN;
3 4400 F14D6000 WRITE "INPUT A = "
4 4404 F0200000 READ A
5 4408 F14D600A WRITE "INPUT B = "
6 440C F0200001 READ B
7 4410 F14D6014 WRITE "INPUT C = "
8 4414 F0200002 READ C
9 4418 05010103 A1=A*B
10 441C 05000204 A2=A*C
11 4420 05060405 A3=4*A2
12 4424 04030507 A4=A1-A3
13 4428 08070908 A5=A4/2
14 442C 0408010A A6=-B
15 4430 030A080C A7=A6+A5
16 4434 040A080D A8=A6-A5
17 4438 0509000E A9=2*A
18 443C 060C0E0F X1=A7/A9
19 4440 060D0610 X2=A8/A9
20 4444 040B0711 AA=-A4
21 4448 08110912 AB=AA/2
22 444C 060A0E13 Y1=A6/A9
23 4450 06120E14 Y2=A8/A9
24 4454 E0000000 WAIT
25 4458 9007040B IF A4,GE,0
26 445C 92004478 ;
27 4460 THEN
28 4460 F14D601E WRITE "X1 = "
29 4464 F120000F WRITE X1
30 4468 F14D6024 WRITE "X2 = "
31 446C F1200010 WRITE X2
32 4470 E0000000 ;
33 4474 9200448C ;
34 4478 ELSE
35 4478 F14D602A WRITE "Y1 = "
36 447C F1200013 WRITE Y1
37 4480 F14D6030 WRITE "Y2 = "
38 4484 F1200014 WRITE Y2
39 4488 E0000000 ;
40 448C FFFFFFFF END;
***ERROR COUNT = 00

```

図8 プログラム例2 (2次方程式の根)

形にした方がよい。すなわち、ループや再帰処理のような繰り返し処理は、PLUで計算し易いように式を変形したり、展開したりした方がよい。

3.3 プログラム作成における問題点

ここで示したPLUのための言語および言語コンパイラなどにおいて、種々の問題点がある。以下にこの問題点とその解決法について述べる。

(a) . メインCPUとPLUの同期

PLUが本論文で示したシミュレータのような演算専用プロセッサで行うと、PLUでの演算時間を無視することができなくなるので何らかの同期フラグをメインCPUとPLUの間に設ける必要がある。本シミュレータでは、同期フラグを設けてPLUで実行する一連の命令の実行終了まで待つ命令 "WAIT" によって同期を取っている。VLSI技術が進歩し、高速の素子を用いた論理回路で作成されたPLUが実現されれば、この問題はある程度解決されるであろう。

(b) . データの流れを変える制御文

演算結果によってデータの流れが変わるようなプログラムの場合、次の2通りが考えられる。一つは従来の逐次型計算機で用いられているように、"IF

```

NO ADDR CODE SOURCE
1 4400 / FFT (N=8)
2 4400 DATA W1=0.7071
3 4400 DATA W2=0
4 4400 DATA W3=-0.7071
5 4400 BEGIN;
6 4400 F0200003 READ X0
7 4404 F0200004 READ X1
8 4408 F0200005 READ X2
9 440C F0200006 READ X3
10 4410 F0200007 READ X4
11 4414 F0200008 READ X5
12 4418 F0200009 READ X6
13 441C F020000A READ X7
14 4420 0303070B A04=X0+X4
15 4424 0403070C B04=X0+X4
16 4428 0304080D A15=X1+X5
17 442C 0404080E B15=X1+X5
18 4430 0305090F A26=X2+X6
19 4434 04050910 B26=X2+X6
20 4438 03060A12 A37=X3+X7
21 443C 04060A12 B37=X3+X7
22 4440 05000E13 W1B15=W1*B15
23 4444 05011014 W2B26=W2*B26
24 4448 05021015 W3B37=W3*B37
25 444C 05010D16 W2A15=W2*A15
26 4450 05011117 W2A37=W2*A37
27 4454 05020E18 W3B15=W3*B15
28 4458 05001219 W1B37=W1*B37
29 445C 030B0F1A D0426=A04+A26
30 4460 030E111B D1537=A15+A37
31 4464 030C141C E0426=B04+W2B26
32 4468 0313151D E1537=W1B15+W3B37
33 446C 040B0F1F F0426=A04+A26
34 4470 0416171F F1537=W2A15+W2A37
35 4474 040C1420 G0426=B04+W2B26
36 4478 03181921 G1537=W3B15+W1B37
37 447C 031A1B22 Y0=D0426-D1537
38 4480 031E1D24 Y1=F0426-F1537
39 4484 031E1D24 Y2=F0426-F1537
40 4488 03202125 Y3=G0426-G1537
41 448C 041A1B25 Y4=D0426-D1537
42 4490 041E1F28 Y5=F0426-F1537
43 4494 041E1F28 Y6=F0426-F1537
44 4498 04202129 Y7=G0426-G1537
45 449C E0000000 WAIT
46 44A0 F1200022 WRITE Y0
47 44A4 F1200023 WRITE Y1
48 44A8 F1200024 WRITE Y2
49 44AC F1200025 WRITE Y3
50 44B0 F1200026 WRITE Y4
51 44B4 F1200027 WRITE Y5
52 44B8 F1200028 WRITE Y6
53 44BC F1200029 WRITE Y7
54 44C0 FFFFFFFF END;
***ERROR COUNT = 00

```

図9 プログラム例3 (N=8のFFT)

“や代入などの制御文を用いてデータの流を変え
る方法である。もう一つは、図8のプログラム例の
ように、考えられる演算をすべて行ってから、必要
とする結果を得る方法である。前者の方法は、“I
F”などの制御文中の演算(“;”までの命令)を
メインCPUで実行しなければならないためメインC
PUの負荷が大きくなるので、良い方法とは言えな
い。従って、PLUを用いた計算機では、後者の方
法を提唱する。

(c). “WAIT”命令の使用

“WAIT”は、PLUの一連の演算が終わるまで
待つと言う同期命令であるため、メインCPUにと
って処理効率を下げる要因となる命令である。従っ
て、この命令の多用を避けるような工夫がプログラ
ムに必要である。またメインCPUの処理効率を上

げる意味において、次のような方法を取ると良い。
すなわち、複数のPLUにそれぞれタスクを割当て
て、“WAIT”命令の実行中、PLUの演算が終
るまで他のタスクを実行すると言うマルチタスクの
方法である。

(d). 代入文“I=0”と演算文“I=I+1”

代入文“I=0”や演算文“I=I+1”を用い
るプログラムは次の点で注意しなければならない。
これらの文をPLUで実行させた場合、常に演算が
行われているので、“I=0”は常にI=0となっ
ており、“I=I+1”は発振を起こす。従ってこ
のような文は、メインCPUで実行されなければなら
ないので、コンパイラがこれを判断し、メインC
PUで行う命令に変える工夫が必要である。

(e). 再帰関数

再帰関数は、次の2通りの方法でPLUにマッピ
ングすることができる。一つは、再帰関数をそのま
まPLUにマッピングしてメインCPUによって、
添字の制御を行う方法である。もう一つは、再帰関
数を添字の最大値まで展開してPLUにマッピング
する方法である。前者の方法は、メインCPUの負
荷が大きくなるので好ましくなく、この場合におい
ても後者を提唱する。

(f). エラー検出について

ノイマン型計算機のような逐次型処理であれば、
演算実行時にエラーを検出することができるが、本
PLUのように入力データが確定しなくても演算を
行う場合があるので、エラー検出は非常に困難であ
る。そこで、エラー検出には次の2通りが考えられ
る。一つは、各演算毎の状態をメインCPUが調べ
る方法である。この方法は逐次的に各演算毎の状態
を調べなければならないので、よい方法とはいえな
い。もう一つは、一連の処理を文毎あるいは手続き
毎にクラスタ分類を行い、入力データが確定したク
ラスタ中でのエラーをメインCPUが検出する方法
である。この場合PLUにプログラムのマッピング
によってクラスタ分割できるような機構を必要とす
る。

(g). メインCPUの機能について

言語コンパイラは、メインCPUで実行され、タ
スク毎あるいはプログラム毎に割当てられたPLU
に直接マッピングしていく。従って、メインCPU
は従来のノイマン型計算機の持っている機能が必要
である。このことは、PLUを用いた計算機に特別
な機能を必要とせず、今までの計算機にメモリ装置
のようにPLUを増設するだけでよいことになる。

そして、PLU上にマッピングされた制御命令は、メインCPUにてインタプリタ的に実行されることになる。

また、図8および9の例のようにプログラムがPLUにマッピングされると、メインCPUは、PLUで実行する命令をも読み出すことになるので、無駄である。そこでPLUで実行する命令をメインCPUが読み出さない工夫が必要である。例えば、図8において8行めの後に、メインCPUで実行する次の命令へジャンプする“GOTO”命令を挿入することである。これはコンパイラが自動的に判断して挿入することが必要であると思われる。

以上、PLUを用いた計算機の言語コンパイラ、問題点について述べてきた。上述したとおり、PLUを用いた計算機においては、言語コンパイラにかなりの工夫が必要であることが分かる。しかしながら数値演算が非常に多いプログラムでは、メインCPUで実行する命令がかなり少なくなることから、スループットの向上が計れることは明らかである。さらに、オーバフローなどのエラー処理、プログラムのPLUへのマッピングアルゴリズム、並列性や実行時間、PLUを用いた計算機の性能評価などの検討が必要であると思われるので、これらに関しては、後の報告に譲りたい。

4. まとめ

ノイマン型計算機におけるバスボトルネックや並列処理などの問題を解決する目的で提案されたプログラム可能論理演算装置(PLU)について、PLUの処理アルゴリズムや言語レベルから見たPLUの構成を述べた。このPLUは、変数や定数がレジスタに容易に割当てることができるように、データレジスタ領域、プログラム領域およびデータ領域に分かれた構成となっている。そして、このPLUのシミュレータをマイクロコンピュータシステム上に実現した。

次に、PLUのための言語を取り上げ、この言語コンパイラを作成した。このコンパイラによって、PLUにプログラムをマッピングする際、PLUシミュレータで行う演算命令とデータの流れを要する制御命令をも同じPLUシミュレータのプログラム領域に格納する方法を取った。そして、言語レベルから見た種々の問題点をあげ、その解決方法を述べた。

このようなPLUは、まだまだ解決しなければな

らない問題が沢山ある。今後、並列実行の可能性、プログラムのマッピングアルゴリズム、計算機としての性能評価などの研究を進めて行く予定である。

[文献]

- [1]. Backus, J.: "Can programming be liberated from the von Neumann style? A fundamental style and its algebra of programs," CACM, vol.21, No.8, pp.613-641, Aug. 1978.
- [2]. 例えば、小高、長島、河辺、村山: "スーパーコンピュータ HITACS-810 アレイプロセッサシステム"、日立評論、Vol. 65, No. 8, pp. 541-546 (1983. 8)。
- [3]. Misunas, D.P.: "Performance Analysis of a data-flow processor", Proc. of the 1976 ICCP, pp.100-105 (Aug. 1976) .
- [4]. Kluge, W.E.: "Cooperating reduction machines," IEEE, Trans. on Com., vol. C-32, No. 11, Nov. 1983.
- [5]. 吉岡 良雄: "メモリステップにプログラム可能な演算機能をもつメモリ装置の提案"、信学論(D)、vol. J66-D, No. 10, pp. 1153-1160 (10-1983)。
- [6]. 山田、吉岡、中村、重井: "プログラム可能論理演算装置"、情報理論とその応用研究会第7回シンポジウム資料、II-D-4、pp. 299-304、(11-1984)。

[付 録]

ここでは、“IF”、“CASE”、“WHILE”、“REPEAT”および“FOR”文についてその記述と制御命令で実現する方法を示す。

(a) IF文

記述: IF X, c c, Y
THEN
(文)
;
ELSE
(文)
;

実現： 90. XX, cc, YY
 92. 00, ADDR1
 (THEN 文)
 E0, 00, 00, 00
 92, 00, ADDR2
 ADDR1 (ELSE 文)
 E0, 00, 00, 00

(b). CASE文

記述： CASE X OF
 0:
 (文)
 ;
 1:
 (文)
 ;

 16:
 (文)
 ;
 END;

実現： 91. XX, 00, 00
 92. 00, ADDR0
 92. 00, ADDR1

 92. 00, ADDRG
 ADDRX 92. 00, ADDR Y
 ADDR0 (0:文)
 E0, 00, 00, 00
 92. 00, ADDR X
 ADDR1 (1:文)
 E0, 00, 00, 00
 92. 00, ADDR X

 ADDR G (16:文)
 E0, 00, 00, 00
 92. 00, ADDR X

 ADDR Y ---

(c). WHILE文

記述： WHILE X, cc, Y
 (文)
 ;
 実現： ADDR0 90. XX, cc, YY
 92. 00, ADDR1
 (文)

E0, 00, 00, 00
 92, 00, ADDR0

ADDR1 ---

(d). REPEAT文

記述： REPEAT
 (文)
 UNTIL X, cc, Y
 実現： ADDR0 (文)
 90. XX, cc, YY
 92. 00, ADDR0

(e). FOR文

記述： FOR I = J
 TO N
 STEP K
 (文)
 ;
 実現： 81, JJ, 00, II
 ADDR0 (文)
 E0, 00, 00, 00
 82, II, KK, II
 90, NN, GT, II
 92, 00, ADDR0

なお、"IF"文、"CASE"文、"WHILE"文、"FOR"文に対するセミコロン";"には、自動的に"WAIT"命令を付加した。これはこれらの制御文によって、変数の値の変化に対するPLUとの同期をとるためである。