

## BCプロセッサアレイの実現

### IMPLEMENTING BC PROCESSOR ARRAY

小畑正貴<sup>+</sup>      金田悠紀夫<sup>++</sup>      宮垣嘉也<sup>+</sup>  
Masaki KOHATA      Yukio KANEDA      Yoshiya MIYAGAKI

<sup>+</sup> 岡山理科大学      <sup>++</sup> 神戸大学  
Okayama University of Science      Kobe University

#### [1] はじめに

Kungらによって提案されたシストリックアレイ<sup>1)</sup>は、単純で規則的なデータの流れを受け、それにバイライン制御されたシストリックアルゴリズムを適用していくことにより目的の計算を高並列に実行することができる。われわれは2)において、隣接プロセッサとの結合端子に加えてバスによるデータの放送端子を持つ演算プロセッサ(BCプロセッサ)を提案し、BCプロセッサから構成される1次元または2次元のプロセッサアレイが種々のマトリクス計算を約  $n$ ステップで実行できることを示した。

本論文では、現在われわれが試作を行っている1次元BCプロセッサアレイについて述べる。以下、プロセッサアレイの構成、BCプロセッサのハードウェア、基本動作、各種計算アルゴリズムについて述べる。

#### [2] 1次元BCプロセッサアレイ

BCプロセッサアレイの構成を図1に示す。各BCプロセッサエレメント(以下PEと呼ぶ)はRAMとMPU(micro processing unit)で構成され、2つの入力ポート(BIとLI)と2つの出力ポート(BOとRO)とを持つ。

BI(Bus Input)ポートはホストの出力データバス(0バス)に接続され、バスからのデータを入力する。また、BO(Bus Output)ポートはホス

トの入力データバス(1バス)に接続され、ホストに対してデータを出力する。LI(Left Input)ポートは左のPEからのデータを入力し、RO(Right Output)ポートは右のPEにデータを出力する。

BIおよびBOポートに対するバスアクセスには2つのモード(ブロードキャストモードとダイレクトモード)がある。ダイレクトモードではホストコンピュータはアドレスによって特定のPEを指定し、そのPEに対してデータの書き込みと読み出しを行う。一方ブロードキャストモードでは、ホストからの出力データは0バスを通して全PEに同時に書き込まれる(放送)。また、ブロードキャストモードでの読み出し時には、プログラムで指定された条件を満足する複数PE(場合によっては0台のときもある)からデータがオープンコレクタ出力され、1バス上でワイヤードオアがとられてホストコンピュータに入力される。

CPUにザイログ社のワンチップマイクロコンピュータZ-8を用いたBCプロセッサエレメントの詳細を図2に示す。入出力端子の機能は前節で説明しているが、BOポートだけはZ-8が内蔵する入出力ポート数の制限からシリアル信号にした。こうすることによってハードウェア量を少なくすることができた。また各ポートはハンドシェイクのための信号(AcknowledgeとStrobe)をそれぞれ持っている。

Z-8は8ビットのマイクロプロセッサで、次のような特徴を持つ。




Fig. 1 One-dimensional BC processor array

- (1) ROM(2K)、レジスタ(124)、並列ポート(ハンドシェイク機能付き)、直列ポートを内蔵しており、外部回路をほとんど必要としない。
- (2) 命令の先読みを行うことにより、最小命令実行時間を1.5us(4MHzクロック時)と高速にしている。
- (3) 内部レジスタはすべてアキュムレータとして使えるので、データ転送命令を大幅に削減できる。

- Z8-81(CPU)
- 6116(RAM)、2732(ROM)
- TTL(74LS00,74LS02,74LS139,74LS374\*2)

1台のPEは1枚のプリント基板に実装される。そしてこれは40本の信号線を持つ。われわれは1枚のマザーボードに32台のPEを載せ、さらにこのマザーボードを8枚結合することにより256PEのシステムを構成する。→最終ページ写真1,2参照

このPE 1台を構成するICを以下に挙げる。

### [3] 基本動作

#### 3.1 起動

各PEには、直列入力ポートからプログラムをRAMに入力し実行を開始するための簡単なモニタプログラムを持たせている。これにより、ホストから各PE内のRAMを直接アクセスする場合には通常必要なアドレスバスラインやアドレスマルチプレクサ等のハードウェアをなくすることができた。

ホストコンピュータからのリセットにより各PEはプログラム入力状態となり、プログラムロード後の実行開始指令により実行を開始する。プログラムロード時には、全PEに対して同一プログラムが同時にロードされる。




Fig. 2 The BC processor hardware

### 3. 2 同期

隣接PE間での同期はハンドシェイクにより自動的にとられる。全PE間での一斉同期はブロードキャスト転送時のハンドシェイクにより次の手順で行う。

- step1. ホストがダミーデータをブロードキャスト転送する。
- step2. 処理を終えたプロセッサはこのデータを入力する。
- step3. 全PEが入力を終えた時点でバス上のAcknowledge信号が1になるので、各PEはこれを待って次の動作を開始する。

## [4] 応用

### 4. 1 ベクトル・行列積

行列  $A = (a_{ij})$  とベクトル  $x = (x_1, x_2, \dots, x_n)^T$  の乗算問題 ( $y = Ax$ ) をとりあげる。

図3において、左端からは常に0が入力される。帯幅が  $w$  でPE数がこれより大きい場合、 $PE_w$  はデータを  $R0$  ポートのかわりに  $B0$  ポートから  $0$  バスに出力する。計算は  $k=1 \sim n$  に対して以下の手順で進められる。各BCプロセッサは1ステップごとに次のサブステップを行う。




Fig. 3 Vector-matrix multiplication

- step1.  $x_k$  をブロードキャスト転送後、ダイレクトモードにて  $A$  の第  $k$  列を各PEに分配する。
- step2. 各PEは  $L1 + x_k * a_{ik}$  を計算して  $R0$  に出力する(ただし  $PE_w$  は  $B0$  に出力する)。

同期は各データ転送時のハンドシェイクにより自動的にとられるので、ステップごとでの一斉同期の必要はない。全計算は  $(n+p-1)$  ステップで終了する。

### 4. 2 行列・行列積

計算は以下のサブステップにより進められる。

- step1. ブロードキャストモードにて  $a_k$  列の各要素を順に出力し、全PEに記憶させる。次に  $b_k$  行をダイレクトモードにて各PEに分配する。
- step2. 以下のサブ・サブステップを実行
  - (i) 1ステップ目は全PEが  $c_{ij}$  の中間結果(前回




Fig. 4 Matrix-matrix multiplication

ステップでLより入力し内部に保持)に $a_{i,k} + b_{k,j}$ を加えB0に出力、ホストが順に読む。  
(ii)2-wステップでは同様の計算をするがPE<sub>w</sub>のみがB0に出力し、他はR0に出力する。各PEはこれをLから入力し内部に保持する。

サブ・サブステップの実行にw時間必要なので、全計算時間は約nw時間となる。

#### 4.3 その他の行列計算

BCプロセッサアレイではこのほかに次のような行列計算が可能である。

- LU分解 約nw時間
- ガウス消去(前進) 約nw時間
- 三角方程式 約n時間

#### 4.4 ソーティング

$a_1 - a_{k-1}$ を整理されたデータ( $a_1 < a_2 < \dots < a_{k-1}$ )とすると、各PEは $a_k$ に対して以下のサブステップを実行すればよい。

- step1.  $a_k$ をブロードキャスト転送する。 $a_i > a_k$ となるPE(PE<sub>i</sub> ~ PE<sub>k-1</sub>)はR0へ $a_i$ を出力する。  
step2. 一斉同期をとった後、PE<sub>i</sub> ~ PE<sub>k-1</sub>のうちでLからのデータ入力のあるPEはこれを入力し、Lにデータの無いPE(PE<sub>i</sub>)は $a_k$ を自分のデータとする。

n個のデータに対してnステップで整理は終了する。またすでに整理されているデータに対して追加を行う場合でも、1データにつき1ステップで処理が終了するので単発的なデータに対しても早い応答が得られる。




Fig.5 Sorting

#### 4.5 サーチング

図6において各PEの持つデータはすべて異なるものとする。データの検索は次の手順で行われる。

- step1. 検索データ xをブロードキャスト転送する。  
step2. 一致するデータを持つPEが自分のPE番号をB0に出力したのち同期をとる。ホストはこのPE番号と関連データを読み出す。一致データがない場合はホストプロセッサは Acknowledge信号を得られず、一致データがないことを知る。




Fig.6 Searching

#### 4.6 最小値(最大値)

複数データ $a_i (i=1..n)$ の中の最小値を得るには、データの最上位ビットから順にビット数だけ以下の操作を繰り返す。

- step1. 全PEは0バスにデータを出力(オープンコレクタ出力)する。  
step2. ホストは第kビットを調べ、その値を1バスにブロードキャスト転送する。  
step3. 自分の第kビットがstep2の値より大きいPEは0バスへの出力をやめる。

以上の操作により mビットのデータに対して mステップで最小値が求められる。これはデータの個数に関係しない。mがバス幅より大きい場合は上の操作を上から mビットずつ順に行えばよい。また、最大値を得るには、最初にデータのビット反転を行っておけばよい。




Fig. 7 Searching minimum data

#### 4. 7 画像処理

図8のような $n \times n$ の画像に対する $3 \times 3$ のテンプレートによるたたみ込みを考える。PE<sub>k</sub>に画像の第k列を割り当てる。

- step1. 第i行を順に1バスに出力する。画素 $u_{i,j}$ の値をPE<sub>j-1</sub>, PE<sub>j</sub>, PE<sub>j+1</sub>の3PEが同時に取り込む。(他のPEは入力値をすてる)
- step2. PE<sub>j-1</sub>は過去に入力しておいた隣接画素値とstep1での入力とから $\sum a_{pq} * u_{i+p, j+q}$  ( $p, q = -1, 0, 1$ )を計算する。
- step3. ホストはこの値を0バスから順に読む。

全計算はnステップで終了する。





Fig. 8 2-D convolution

#### [5] まとめ

本論文で提案したBCプロセッサアレイは、データ線を共通バス接続する点で通常のメモリチップに演算機能、ブロードキャスト機能、隣接データ転送機能を付加したものと考えることができ、実装も容易で実現性が高い。現在のLSI技術でもPEの1チップ化は容易に可能であり、VLSI技術により複数PEの1チップ化も可能となる。

パイプライン処理は大量データに対する連続処理に対して平均的な意味での高速処理が実現できるが、単発データに対する応答は遅い。これにブロードキャスト機能を加えた本システムは少数データに対しても早い応答が得られる点で優れている。

#### 参考文献

- 1) H.T.Kung and C.E.Leiserson, "Systolic Arrays (for VLSI)", Proc. Symp. Sparse Matrix Computations and Their Applications, Nov. 2-3, 1978, pp.256-282
- 2) 金田、小畑、前川、BCプロセッサアレイと高並列マトリクス計算、情報論、Vol.24, No.2 pp.175-181 (1983)




写真1 BCプロセッサ基板




写真2 マザーボード(全長43cm)