

# 試作LISPマシンのインターフリタの マイクロプログラム化について

Microprogrammed Interpreter of the  
Experimental LISP Machine

滝 和男 金田 悠紀夫 前川 穎男  
Kazuo TAKI Yukio KANEDA Sadao MAEKAWA

神戸大学工学部  
Kobe University

## 1. まえがき

LISP言語で記述されたプログラムの高速処理を目的とした専用コンピュータであるLISPマシンの研究は、単にLISPプログラムの高速処理の達成だけでなく、斬新なアーキテクチャを持つ新世代のコンピュータに対する先導的な役割を担うものと強く期待されている。

われわれのLISPマシンは、インターフリタのマイクロプログラム化と市販のLSIを使用することを前提として、まずインターフリタの基本設計を先行させ、その中で必要とされる機能を洗い出し、高速化に役立つ部分をハードウェア化する設計方針をとった。特にビットスライスALU、マイクロプログラムシーケンサLSIの使用は、ハードウェア量を低減させ、またハードウェアスタック、フィールド/ビット処理機能とともに高速化に役立っている。<sup>[1]</sup>

本報告はLISPマシンの概要について述べるとともに、インターフリタの制御構造を述べ、その高速化に各ハードウェア機能がはたしていいる役割をソフトウェアの立場から概説する。

## 2. ハードウェアの概要

### 2.1 LISPマシンシステムの構成

LISPマシンシステムのハードウェア構成図を図1に示す。LISPプログラム処理の中心となつて働くプロセッサモジュールとメモリモジュールをLSI-ミニコン(dec社 LSI-11)のバスに接続した構成である。

ミニコンからはメモリモジュールへページモードでアクセスでき、またプロセッサモジュールのCMR(コマンドレジスタ)やWCS(writable control storage)に対しても同様にアクセス可能である。システム構成は、ミニコンがマスターCPUであり、独自の主記憶を持ち、LISPプロセッサと並行して動作できる。メモリモジュールは、2つのCPUに対して共有メモリであり、CMRはミニコンに対しては、I/Oデバイスである。

## 2.2

### LISPプロセッサモジュールの構成

インターフリタからの要求により、図2のハードウェア構成をとった。ビットスライスALUはAdvanced Micro Devices社の4ビットスライスであるAm2903を4個使用している。制御部を構成するCCUは、Am2910マイクロプログラムシーケンサ、WCS、PLC(パイプラインレジスタ)、CMR、クロックジェネレータ/サイクルコントローラ、フラグレジスタから成り立つ。そのほかハードウェアスタック、フィールド抽出回路、ビットアドレスシングル回路、豊富な条件テスト回路、メモリの番地を3ビットのコードに変換するマッピングメモリ回路等がある。

WCS：マイクロプログラム用のWCSは、1語56ビットを4096語実装(アクセスタイム150nsecのMOSメモリ)し、インターフリタ全体のマイクロプログラム化をかる。またマイクロ命令周期は300nsecである。




図1. LISPマシンシステムのハードウェア構成




図2. プロセッサモジュールのハードウェア構成

CMR : LSI-11から読み書きできる4ビットのレジスタである。run/halt、initializeの各ビットにより、LISPプロセッサの実行、停止、初期化、等の制御を行なう。

バス構成 : Aバス(ソース)、Yバス(デステイネーション)、Bバス(CCUからの定数)から構成され、ALUはレジスタファイル、Aバス、Bバス上のデータに対する演算機能を有している。またマイクロプログラムシーケンサはYバスとも結ばれていて、演算結果の番地へジャンプができる。このことにより、マルチウェイジャンプや、スタックに保存しておいた番地へのリターンが許され、マイクロプログラムレベルでの再帰呼出しを可能にしている。

フラグ : ALUでの演算結果や、ビットアドレッシング回路等からの信号は、フラグレジスタを介してマイクロプログラムシーケンサに結ばれ、条件ジャンプに利用される。

ハードウェアスタック : 70nsecの高速メモリによる4k語の固定長スタッカである。スタッカへのアクセスは、2つのポインタレジスタSTP、SARを用いて行なう。いずれもカウンタタイフのレジスタで、間接後自動減少、自動増加後間接のモードを有する。これによりマイクロステップが減少できる。またSTP、SARを利用して、スタッカからスタッカへのデータ転送が1マイクロサイクルで完了する。

フィールド抽出回路 : AバスとALUの間にはいり、データのマスキングとシフトを同時に行なう。

マッピングメモリ : 3ビット×1k語構成で、主記憶アドレスを入力として、3ビットのコードを出力する。すなわち、主記憶を64語毎に1024区画に分割し、各区画に利用種別

0	work space
	program area
17k	bit table (G.C.R.)
	integer 1kw
	literal atom 4kw
24k	full word space 2kw
	list area 40kw

\*印は小整数に対応

図3. メモリ割当

と加算することにより、インデックスジャンプのような形のマルチウェイジャンプが実現できる。またマッピングメモリの出力は、Aバスの他にデコーダをとおしてフラグレジスタに接続されており、リスト、文字アトム、数値、アトムの判定が簡単に行なえる。

その他 : メモリとのデータ受け渡しは、ICAR、ICDR、OCAR、OCDRを通して行なう。MADRにアドレスを書きこむと、メモリオペレーションは自動的に始まる。

また、LSI-11に割込みを発生させるためのレジスタとして、INTRがある。INTRにデータを書き込むと、その値がベクタアドレスとなってLSI-11に割込みを発生し、受け付けられると、フラグレジスタにiackフラグが立つ。

また、ビットアドレッシング回路は主記憶上のビットテーブルに対して、ビットテストとビットセットを行なうもので、ガーベージコレクションにおけるマーキング操作に用ひる。

### 3. システムの初期化と入出力処理

LISPマシンシステムの初期設定とプログラムの実行は、図4、図5に示す手順で行なわれている。

#### 3.1 LISPプロセッサの初期設定

LISPプロセッサの初期設定としては、

- i) WCSへのマイクロプログラムの書き込み。
- ii) 組込み関数のためのアトム類の作成。
- iii) 各レジスタの初期設定。
- iv) 自由リスト作成と自由リストポインタの値のセット。

を上げることができる。

i), ii) はLSI-11が、CMTにデータの形で格納されているものを、WCSと主記憶に書き込むことによって行なわれる。iii), iv) はLISPプロセッサ自身のマイクロプログラムの働きにより行なわれるもので、LSI-11からのsignal(CMR={init})信号により、LISPプロセッサが動作を開始して実行される。

#### 3.2 式の読み込みと結果のプリント

プログラムは、式formの読み込み、評価、結果のプリントのサイクルを繰り返すことにより

実行される。式の評価は LISP プロセッサが実行するが、式の読み込みと結果のプリントは LSI-11 と LISP プロセッサが相互通信を行ないながら実行している。

式の読み込みは READ 関数によって実行される。LISP プロセッサは入力の要求が生じると、LSI-11 に対して READ 要求の割込みを発生させ、LSI-11 側での READ 处理終了の信号を待つ。READ 要求を受けた LSI-11 は CMT より式を読み込み、括弧記号とドットとアトムとを分離し、形式のチェックを行ない、各アトムを、

i) 登録済みのアトムの場合にはそのアトムへのポインタ。

ii) 未登録のアトムの場合には新しくアトムを作成し、それへのポインタ。

iii) 小整数の場合には値自身。のように変換し、入力ストリーミングを括弧、ドット、ポインタからなる入力ストリーミングに変換する。

変換が終了すると、READ 处理終了の信号を LISP プロセッサに送る。信号を受けた LISP プロセッサはストリーミング列から二進木を作成して EVAL 处理に制御を移す。

結果のプリントは PRINT 関数によって実行される。その手順は、

i) 結果をプリント順に並んだ括弧、ドット、アトムへのポインタ列に変換。

ii) LSI-11 にプリント要求の割込みを出し、LSI-11 からのプリント終了信号の到着を待つ。

iii) LSI-11 は、括弧、ドット、アトムへのポインタ列を出力文字ストリーミングに変換しながら出力を行なう。

iv) プリント終了の信号を LSI-11 は LISP




図4. LSI-11 側の手順

図5. LISP プロセッサ側の手順

プロセッサに送る。

v) LISP プロセッサはプリント終了の信号を受けると、次の式の読み込み要求を出す。となる。

#### 4. LISP言語の仕様

##### 4.1 データの種類とその表現

本処理系で現在用意しているデータ型としては、小整数、整数、文字アトム、リスト要素の4種類がある。これらの表現を図6に示す。

文字アトムを LISP 1.5 流にリストを用いて表現しないで、連続した領域に情報を置くことにより、属性のチェック、属性値の取り出しを容易にした。また、変数値はスタック上に old-value を退避する shallow-binding を採用しているので、自由変数の値の取り出しについては速度の向上が期待できる。また、図3のように主記憶上の領域をデータ型によって分割し、マッピングメモリ回路により高速に型判別を行なっている。

データ型	語数	表現		
小整数	0	ポインタの値 そのもの, -8192 ≦ n ≦ 8191		
整数	1	31 30 Sign (2の補数表現で整数エリアに格納)		
文字アトム	4	31 16 15 12 11 0 関数本体 属性 属性別飛び先 flag 引数個数 top-level-value property-list print-name 未使用 未使用		
リスト要素	1	31 16 15 0 cdr car		

図6. データ表現

#### 4.2 関数型の種類

関数型は、マシンコードで記述されたSUBR、FSUBR、ユーザ定義のEXPR、FEXPRの他に、システム関数用として、マイクロコードで記述されたMSUBR、MRSUBR、MFSUBR、MRFSUBRを加えた。前二者が再帰呼出しを許しているのに対し、後二者は再帰を許さない。主な関数を次に示す。

```
MRSUBR : EVAL, APPLY, MAP, etc.  
MRFSUBR : COND, PROG, LIST, etc.  
MSUBR : CAR, CDR, CONS, EQ, etc.  
MFSUBR : DE, DF, QUOTE, SETQ, etc.
```

### 5. LISPマシンのインターフリタ

#### 5.1

##### インターフリタのマイクロプログラム化

インターフリタの全体をマイクロプログラム化するに当たり、次の各点に注意して、処理速度の向上に努めた。

###### i) EVALルーチンの改良

インターフリタ関数EVALの外部仕様はa-listを用いないことを除いて、LISP1.5に従っているが、その内部構造は、既存の定義にとらわれるこなく次の示すアイデアのもとに設計しようとしている。すなわち、a. LISPプログラムのS式を左から右端までたどるのと全く同様の手順で、その内部表現である2進木リストを最後までたどり終えると、式的評価が完了するよう、インターフリタを作る。

b. リストのcar部に現れるデータ（リスト、文字アトム、数値アトムなど）をあたかも機械

語であるかのようにfetchし、解釈実行できるような制御構造をもたせるこである。したがって、EVAL中のプログラムカウンタPCの概念は、命令をシーケンシャルに指定するものではなく、2進木リストのエレメントを指定するものがあり、またEVALルーチンの処理の流れも、LISP1.5とは異なる部分がある（後述）。

###### ii) APPLYルーチンの改良（後述）

###### iii) ハードウェアの活用

if then else を繰り返すタイプの条件判断を避け、マルチウェイジャンプ、隣接ジャンプを多用する。マルチウェイジャンプは、マッピングメモリ出力の3ビットコード、またはフィールド抽出回路によって取り出された4ビットコードと、定数アドレスとの和の番地へ、1マイクロサイクルでジャンプするもので、データ型や文字アトムの属性の種類により多分岐するときに用いる。

また、演算結果がnilであるが、アトムがリストか、数値か、文字アトムであるかといった判定は、専用のフラグをテストすることにより、1ステップで済ませる。さらに、無条件ジャンプの際には、ALU関係の処理を並行して行ない、ステップ数を短縮する。

また、2つのポインタレジスタを持つ、強大なハードウェアスタックにより、スタックマシンのようにレジスタを使わない処理が可能なほどであるが、Am 2903中の16個のレジスタを並用することによって、より効率向上をはかる。

###### iv) 主記憶アクセス回数の低減

主記憶を参照してデータをスタックトップまで移動するのに、最低3マイクロサイクルかかるため、主記憶の参照回数は最低限におさえる。EVAL、APPLYルーチンの改良とともに、主記憶からの読み出し幅が32ビットであることを利用する。すなわち、リストのcar部、cdr部のうち、すぐに利用しないものはレジスタメモリに保存しておいたり、文字アトムの場合にも各フィールドの配置を工夫して、レジスタに保存しておいてあとで使えるようなフィールドを隣りうしに置く。

## 5.2 スタックの構成と制御構造

### i) スタックの構成

スタック上には、関数の実行に対応して、frameというものが作られる。frameの構造を図7に示す。

frame headには関数本体へのポインタ、PCレジスタ、MPC




図7. frameの構造

FPはframe pointerで、frame head の位置を、STPはstack top pointerで、現在のスタックの先頭を示す。上記のうち、PC、MPC、FPの各レジスタは、Am 2903のレジスタファイル中にとられる。

PCは式の評価の際、ユーザープログラムの2進木リストを指して順にたどってゆくときに用いる。また、マシンコード実行のときには、普通の意味でのプログラムカウンタとしても用いる。MPCはマイクロプログラムカウンタの意味であるが、Am 2910中の真のマイクロプログラムカウンタへロードする値を保持するのに用いる。

Am 2910はサブルーチン用の5段のスタックを有するが、スタックの中味を外部に取り出せないため、再帰呼出しには利用できない。そこで、再帰を含むサブルーチンの呼出しには、あらかじめ戻り番地をAm 2910の外部の決められた格納場所に置いてジャンプし、リターンのときには間接ジャンプを用いて戻ってくる。MPCは、この戻り番地の格納場所である。したがって、再帰のときには、PCやMPCをスタックに保存する。

以後、MPCに戻り番地を置く場合をサブルーチンコールと呼び、frame headのμ-PC領域に直接に戻り番地を置いて、スタック操作をともなう場合をリカーシブコールと呼ぶこと

にする。

### ii) 制御構造


2引数のMRSUBR関数を例にとって、関数本体への制御の渡し方、関数本体での処理の流れ、リカーシブコール、リターンの仕方について、frameの取扱いと関係づけながら説明する。

MRSUBR関数の本体は、マイクロプログラムで記述され、再帰呼出しを含んでいる。関数本体へ制御が移される前には、あらかじめスタック上に図8のように、frame headと評価済のargsが並べられて、その後、関数本体へマイクロプログラムジャンプする。また、呼び出し元のframe headには、マイクロプログラムの戻り番地とPCレジスタの内容が、保存されている(μ-PCとPC位置)。

関数本体での処理の流れの例を図9に示す。スタート点へジャンプしてきたときのスタックの状態は①である。まず、argsを用いて計算が行なわれ、終了条件が成立すると、呼び出し元へ関数値として返す値を計算し、RETURNオペレーションに移る。RETURNオペレーションの前のスタックの状態は④である。

終了条件が成立しないときは、再帰のためのargsを計算し、リカーシブコールに移る。スタックが②の状態でスタート点へジャンプすると、new frame headが①のframe headに対応する。

RETURNオペレーションは、関数値として呼び出し元へ返す値を呼び出し元の stacktop (現FP位置)に






図9. MRSUBR関数本体における処理の流れの例

オペレーションはすべての再帰関数に共通で、スタックに保存されていた PC の復元も行なう。

MRSUBR 関数の本体とは、1つ前の frame head の μ-PC フィールドを戻り番地の格納場所とする、マイクロプログラムの再帰的なサブルーチンと考えることができる。

### 5.3 関数 EVAL と式の評価

インターフリタ関数 EVAL は評価したい式を引数とする MRSUBR 関数であり、その本体の

処理の流れを図10に示す。また、図11は LISP 1.5 における EVAL の定義 ( [ ] による ) であり、図中の番号は、両者の対応する点を示している。図10中、case ( STP ) of で示した部分は、STP の指すスタックの内容のデータ型により、マッピングメモリを用いて、マルチウェイジャンプすることを示している。

EVAL ルーチン、及びそれに続くルーチンの特徴をあげると、次のようになる。

- もっとも頻繁に出現するルーチンを中心化している。
  - 関数が文字アトムのとき、引数評価に EVLIS を使わず、スタックを利用して引数の受け渡しを行なう。したがって、まだな自由リストの消費がなく、ガーベージコレクションも起こりにくくなる。
  - まだ frame を作らず、必要に応じ、EVAL や COND の frame は、評価しようとする関数や APPLY の frame に転用する。
  - 関数を含む式の評価のとき、関数に対する frame は引数評価の前に作られる。したがって評価済の引数は、それを与えるべき関数の frame の、local stack 位置へ積んでゆくことができる。
- 式の中では、もっともよく現われる形(関数名 引数 引数 ---)を評価する場合には、EVAL ルーチンでの処理の流れは、図10の③から⑤に至る。そして⑥で、文字アトムの属性により、決められたルーチンへジャンプする。ここで、上述の ii) を示すために、関数が 2 引数の MRSUBR の場合の式 ( FN ARG1 ARG2 ) の評価を例にとって、⑥以後のルーチンを説明する。

その場合、飛び先は、SF-MRSUBR2 ルーチン(図12)となり、2 個の引数の評価と、評価後、関数本体へのジャンプが行なわれる。評価済の引数は、スタックに積んで関数本体に渡すため、図11の spread [ evalis [ --- ] ] に相当する関数、ARGEVAL(図13)をサブルーチンコールしている。また、SF-MRSUBR では、FP の示す位置へ関数本体を書き込み、EVAL の frame から評価しようとする関数の frame へと転用をはがしている。





図12. SF-MRSUBR2 ルーチン

ARGEVAL ルーチンは前述の i) により、引数評価専用に、EVAL ルーチンを変形したもので、引数として再び(関数名 引数 ---)の形が現れた場合には、その評価のために、EVAL ルーチンのリカーシブコールをも行なう。この場合高速化のために、EVAL のスタート番地ではなくて、EVAL 1 へジャンプし、引数も PC に置く変則リカーシブコールとなる。新たに現れた関数のための frame は、EVAL で引数評価をする前に、この部分を作られていることになる。

```

eval[form;a]
  =[atom[form]→[numberp[form]→form;
    get[form;APVAL]→car[apval];
    t→cdr[sassoc[form;a;error]]];
  ①
  [atom[car[form]]
   →[get[car[form]];EXPR]
   →apply[expr;evlis[cdr[form];a];a];
  ②
  get[car[form];FEXPR]
   →apply[fexpr;list[cdr[form];a];a];
  ③
  get[car[form];SUBR]
   →spread[evlis[cdr[form];a]];
  ④
  ⑤
  ⑥
  ⑦
  ⑧
  ⑨
  ⑩
  ⑪
  ⑫
  ⑬
  ⑭
  ⑮
  ⑯
  ⑰
  ⑱
  ⑲
  ⑳
  ⑳. ⑳
  ]].

```

図11. LISP 1.5 における EVAL の定義

```

apply[fn,args;a]
  =[null[fn]→nil;
  atom[fn]→[get[fn;EXPR]→apply[expr;args;a];
  eq[car[fn];LAMBDA]
   →eval[caddr[fn];pairass[cadr[fn];args;a]];
  ⑧
  ⑨
  ⑩
  ⑪
  ⑫
  ⑬
  ⑭
  ⑮
  ⑯
  ⑰
  ⑱
  ⑲
  ⑳
  ⑳. ⑳
  ]].

```

図14. LISP 1.5 における APPLY の定義

## 5.4 ユーザ定義関数の実行と APPLY

ユーザ定義関数を実行するときには、実引数と仮引数の bind のため EVAL ルーチンから APPLY を呼び、さらに EVAL を呼ぶ手順が必要となる。これらの処理を高速化するために、次のような改良を加えた。

- i) APPLY の中でもっとも頻繁に現れるルーチンは、図14では⑧であり、⑧に相当する部分を中心に APPLY ルーチンを設計する。
- ii) APPLY ルーチンへの入口を⑧に相当する部分にも設け、高速化をはかる。
- iii) bind しようとすると実引数を APPLY へ渡す際、リストの形ではなく、スタックに積んだままの形で渡すことを可能にする。
- iv) shallow-binding と、アトムの old-value をスタックに残す処理ルーチンを、ハードウェアの特徴（2個のポイントレジスタを持つスタック、メモリの read-write 機能[1]等）が生かせるよう設計する。

ユーザ定義関数は、関数定義関数 DE により次のように定義される。

(DE USRFN (X Y) (COND---))  
その結果、アトム USRFN の属性別飛び先フィールドには、((X Y) (COND---))  
といいうリストへのポインタが、また引数個数フィールドには 2 がセットされる。

式 (USRFN ARG1 ARG2) の評価の場合、EVAL ルーチンの⑥から、SF-EXPR ルーチン（図15）にジャンプする。ここで、引数を評価してスタックへ積むとともに、引数個数をカウントして、スタックとレジスタを介して APPLY2 へ渡す。APPLY2 とは、前述の⑧に相当する入口である。

APPLY2 では、shallow-binding を行ったのち、アトムの old-value とその番地の対をスタックに残し、関数定義体（USRFN の本体のうち (COND---) の部分）を引数として、EVAL をリカーシブコールする。戻り番地としては、old-value を書き戻すための REBIND ルーチンの入口がセットされる。このときのスタックの状態を図16に示す。

MRSUBR 関数 APPLY の外部仕様は、shallow-binding であること、FUNARG

機能を持たないことを除いて LISP 1.5 と同じである。





図15. SF-EXPR ルーチン



- 1) REBIND の frame (もと APPLY の frame)
- 2) REBIND ルーチンの入口のアドレス
- 3) EVAL の frame

図16. old value を保持するスタック

## 6. あとがき

以上、インタープリタの高速化の要点と、その中で各種ハードウェア機能がどのように利用されるかを中心に述べてきた。本LISPマシンシステムの設計思想の中心は、なんといっても、ビットスライスLSIの使用という制限のもとで、インターパリタの制御構造を極力ハードウェアに反映させようとするところにあるが、ハードウェア化した機能のそれぞれの成否については、システムの稼動やシミュレータの完成を待たねばならない。

ともあれ、新しいアーキテクチャを持つ計算機が、研究室レベルで試作可能な時代を迎えたのは、喜ばしい限りである。

インターパリタの設計の中で生じてきた、リストの要素を順にたどってゆくPCの考え方、すなわちリストのcar部を機械語のように解釈、実行してゆく制御方式は、新しいアーキテクチャの先導としても興味あるもので、今後の研究課題の一つもある。

## 謝辞

研究に協力してくれた、システム工学科第4講座の、小林康博氏、滝本博道氏、多田光弘氏に感謝します。

## 参考文献

- [1] 滝、金田、前川：LISPマシンの試作，情報処理学会研究会資料，計算機アーキテクチャ32-3，(Sep. 1978)。
- [2] 山口、島田：仮想計算機によるLISPプログラムの動的特性，信学論文誌D, J61-D, 8, (Aug. 1978)。
- [3] 島田、山口、坂村：LISPマシンとその評価，信学論文誌D, J59-D, 6, (June. 1976)。
- [4] 竹内：LISP処理系コンテストの結果，情報処理学会研究会資料，記号処理5-3，(Aug. 1978)。
- [5] 中西正和：LISP入門，近代科学社，(1977)。
- [6] 黒川：LISPのデータ表現，情報処理vol. 17 No. 2, (Feb. 1976)。

- [7] W.Teitelman: INTERLISP Reference Manual, Xerox, (Feb. 1974).
- [8] LISP 1.9 User's Manual, EPICS-5-ON-2, ETL.
- [9] Tom Knight: CONS, MIT AI Lab. Working Paper, (Nov. 1974).
- [10] D.G.Bobrow: A Model and Stack Implementation of Multiple Environments. C.ACM Vol.16 No10, (1973).
- [11] STACK MACHINES, IEEE, COMPUTER Vol.10 No.5, (May 1977).