

# 連想汎用レジスタを使用したデータフロー コンピュータ

## 曾和 将容

(群馬大学 工学部)

## 1. まえがき

要求駆動マシン<sup>(1)</sup>、リダクションマシン<sup>(2)</sup>など、データフロー系マシンの研究が、特に、ここ数年盛んになつてきており、マシンの試作も国内外で行なわれてゐる。しかしながら、これらの試作は、小規模なシステムが大多數で、一時に可能か並列処理数が  $10^3 \sim 10^4$  程度の大規模システムになつた場合には、問題がでてくる可能性のあるものも少なくない。これらの問題には、ハードウェアの複雑化、特に、処理ユニット間や処理ユニットとメモリを結ぶインターフェースケーションネットワークの天文学的数字に近いよう増大や、それに伴うオーバヘッド、および、高速化に伴つて起るボトルネックなどである。

ボトルネックを避けるためには、処理系全体をできる限り並列処理可能にし、直列処理を含まないようになるとが必要である。しかしながら、これらを実現しようとするとハードウェアの増大を招き、ハードウェアの増大を避けようとすると直列処理が入りこむ。

本論文で述べるデータフローコンピュータ DAGR<sup>(3)</sup> (Data Flow Computer with a Associative General Purpose Multiport Register) は、連想汎用レジスタ（または、トランザミモリ）と呼ばれる概念を導入して、インタフェースケーションネットワークの複雑化とボトルネックの問題を大きく前進させようとするものである。DAGR は、我々の研究室で試作が行なわれたシステムで、基本動作の確認が完了したので報告する。

## 2. データフローコンピュータ DAGR のプログラムとトークンパケット、ノードパケット

図 1 に示すノードが、DAGR で用いるデータフロープログラムグラフのノードの種類である。ノードへの、またノードからの入出力アーケトが、最大 4 本に制限されていることを除けば、Dennis らの言語とほぼ同じである。データフロー プログラムグラフでは、ノードの中に、そのノードで行なわれる処理を表わすファンクションを書き、処理の順序をアーケトとよばれる矢印で表わす。ノードは、処理に必要なデータが入力アーケト上にあり、出力アーケト上にデータがないと実行可能となる。処理に必要なデータはトークンとよばれ、データを表わすトークンをデータトークン（黒丸）、プログラムのコントロールトークン（白丸）とよばれる。図 1 の破線で示されるアーケトは、コントロールトークン用であることを示す。

図 2 に示すようにデータフロー コンピュータ DAGR では、1つのノードが




図 1. ノードの種類




図2 データフロー・プログラムとトークンパケット、ノードパケット

必要とするデータと、そのデータが送られるべきノードへのポインタをまとめてしたものと“トークンパケット”と呼ぶ。特に、1つのノードがそのファンクションを実行するために必要とするすべてのトークンがそろったトークンパケットを“完全トークンパケット(CTP)”と呼ぶ。また、ノードのファンクションと、そのファンクションが実行されたとき、結果を出力すべき次のノード(処理結果転送先ノード)へのポインタの集まりを“ノードパケット”とよぶ。

本コンピュータアーキテクチャでは、このトークンパケットとノードパケットを別々のメモリに格納することが大きな特徴で、これが故に、「ハードウェアを極端に複雑化、大容量化することなしに、並列処理を導入したデータフローコンピュータ」を構成できる。トークンパケットは、従来のコンピュータのアキュムレータに相当する，“トークンメモリ(TM)”(連想機能を持つ)とよばれるメモリに格納され、ノード




図3. データフロー・プログラムの並列度

パケットは、“プログラムメモリ(PM)”とよばれるマルチポートメモリに格納される。

図3は、データフロー・プログラムグラフの実行中の状態を示す図である。図では、 $N_9 \sim N_{11}$  の入力アーケート上に完全トークンパケットがあるのと  $N_9 \sim N_{11}$  が実行可能(ファイアブル)となつてあり、 $N_8$ も、あと左側入力アーケート上にトークンが届けば実行可能ノードとなる。すなわち、このプログラムでは、並列に実行することのできるノードの最大数(プログラム上最大並列度とよぶ)は4である。実際には、これらのノードは、“ファンクショナルユニット(FU)”とよばれるプロセッサで実行されるので、たとえば、FUの数が2の場合には、並列に実行できるノードの数(実行最大並列度とよぶ)は2に制限されてしまう。すなわち、たとえ、プログラム上最大並列度が100であつたとしてもファンクショナルユニットの数が50であつたならば、実行最大並列度は50であり、FUの数を越えることはできない。1つのノードを実行するために必要なデータは、完全トークンパケットとしてまとめられていて、最低、FUの数だけ完全トークンパケットがあれば、システムは最大の効率を発揮することができる。実際には、FUは、完全トークンパケットの読み出し、書き込みとノードの実行を行いつつ、单纯に考えて、これらの動作に全く同じ時間がかかるるとすると、平均して、FUの数の1/3の完全トークンパケットがあればよいことになる。このことは、トークンパケットを格納するトークンメモリのワード数が少なくてよく、TMのハードウェア量は、実行最大並列度にほぼ比例して増大することを意味する。もちろん、TMには不完全トークンパケットも格納されるので、TMの語数は多い方が

よりことは確かであるが、それほど膨大な量とはならぬと考えられる。

TMの語数が少なくてよいといふことは、TMを少し位複雑にしてもハードウェア量が極端に増加しないことを意味するので、TMに高度な機能を持たせることができるといふメリットが生まれる。

### 3. データフロー・コンピュータ DA GR のアーキテクチャ

DAGRの構成は、図4のようであり、トータンメモリTM、プログラムメモリPM、ファンクションナルユニットFU、ホストコンピュータHCよりなる。TMは、トータンパケットを格納するXモリであり、第4章で述べるように、相互排斥、連想および、マルチポートXモリの機能を持つ。プログラムXモリPMは、ノードパケット、したがって、データフロープログラムグラフを格納するXモリで、一般的なXモリがFUの数だけ用意されている。各Xモリには同一のプログラムが格納されたり、FUに対しては、読み出し専用となつてゐる。すなわち、PMは、FUに対して、読み出し専用マルチポートXモリとなつてゐる。ただし、ホストコンピュータHCにとっては、PMは全体で一枚のXモリであり、HCは、データフロープログラムグラフの書き込み




図4. データフロー・コンピュータ DAGR のアーキテクチャ




図5. インターコミュニケーションネットワーク

を行う。FUは、PM内のノードが持つマトリクションを認識し、実行する。データフロープログラムグラフへのデータの入力、または、プログラムグラフからのデータの出力は、FUがホストコンピュータHCに対し、入出力要求を出すことにより行われる。

一般に、完全に並列処理を行うには、図5(a)に示すように、マルチポートXモリの各語と各FUとの間に通信線(インターコミュニケーションネットワーク)，またはバスが必要であり、また、同一語のアクセス競合を防ぐためには、相互排斥回路も必要となる。Xモリの語数は、プログラムの増大に従って増え、また一方、実行最大並列度を増すためにには、FUを増やすければならないが、並列度が高い、大プログラムを実行できるようなデータフローコンピュータを構成しようとすると、インターコミュニケーションネットワークを中心とするハードウェア量が膨大なものとなる。我々のアーキテクチャでは、同図(b)に示すように、語数の少ないTMの各ワードとFUとの間、および各FUに与えられたPMとの間に1本の通信線が必要であるだけであるので、インターコミュニケーションネットワークを中心とするハードウェア量の増大を防ぐことができる。そして、このハードウェア量は、実行最大並列度

には影響されるがプログラムの長さには、原則として影響されない。

ノードパケットは図6(a)に示されるように構成され、トークンパケットは同図(b)に示すように構成される。

トークンパケット内のインジケータ LT<sub>1</sub>, RT<sub>1</sub>, CT<sub>1</sub> は、それぞれ、左側入力アーケー上のトークン(左トークン), 右側入力アーケー上のトークン(右トークン), コントロールトークンが、このトークンパケット上に格納されていることを示し, S<sub>1</sub> は、トークンパケット上に1つ以上のトークンがあることを, A<sub>1</sub> は、このトークンパケットが FU によってアクセス中であることを示す。




図6 ノードパケット, トークンパケットのフォーマット

#### 4. トークンメモリ

図7にトークンメモリ TM の構造を示す。TM は、VWA, CTA, NAM, SDM, LDTM, RDTM よりなっており, NAM にはトークンパケットのノードアドレスが, SDM にはインジケータとコントロールトークンを含むステータスデータが, LDTM にはレフトデータトークン, RDTM にはライトデータトークンが格納される。VWA は空ワード割




図7. トークンメモリ TM の構造

付けモジュールと呼ばれるモジュールで, FU からの空ワード要求に対しても, NAM, SDM, LDTM, RDTM からなる空ワードを1語割付ける。CTA は完全トークン割付けモジュールと呼ばれるモジュールで, FU からの完全トークンパケット要求に対しても1つの完全トークンパケットを割当てる。

ノードアドレスメモリ NAM は連想メモリであり, ノードアドレスを指定することによって, そのノードアドレスが格納されている語をアクセスすることができる。この機能は, 実行を行おうとするノードの出力アーケー上にトークンがあるかどうかを調べる, いわゆる, "セイフティチェック" を行うため用いられる。なお, TM の各モジュールへのアクセスは, 複数の FU によって同時に行われることが普通であるので, 全てのユニットは, 並列処理可能なマルチポート構成となっている。

#### 5. 実行アルゴリズム

FU は, 完全トークンパケット CTP を TM より取出し, CTP 内のノードアドレスとともに, プログラムメモリ P M から, 実行すべきファンクションと実行結果を送るべきノード(処理結果転送先ノードとよぶ)に関する情報をえる。次に, 実行すべきノードの出力

アーケ(処理結果転送先ノードの入力アーケ)上に、トークンがあるかどうか調べるために、ノードアドレスメモリNAMに処理結果転送先ノードアドレスを出力し、セイフティチェックを行う。セイフならばノードのファンクションを実行し、その結果を処理結果転送先ノードアドレスと接続し、トークンパケットとする。その後、TMに空ワードを要求し、そのトークンパケットをTMに格納する。詳細はアルゴリズムは次のようである。

1. FUはCTAにCTPを要求する。
2. CTAはCTPがあればNAM, SDM, LDTM, RDTMゲートを開じFUに割当てる(このとき、割当てた語のSDMインジケータAを1とする)。なければ、“no-CTP”信号をFUに出す。
3. もし、FUが“no-CTP”信号をうけとったから、ステップ1に行く。そうでないなら、FUはCTPのノードアドレスを読み、そのノードに関する情報をPMから読みとる。
4. FUは、処理結果転送先ノードアドレスをNAMに送りセイフティチェックを行う。
5. もし、NAM上に、いま送られてきた処理結果転送先ノードアドレスがなければ、NAMは、“処理結果転送先ノードアドレスなし”的信号をFUに送る。もし、処理結果転送先ノードアドレスがあつたら、そのFUにSDMゲートを開き、SDMとFUを接続する。
6. もし、FUが“処理結果転送先ノードアドレスなし”的信号をうけとつたらば、ステップ4に行く。そうでないならば、SDM上のステータスデータを読み、実行しようとしているノードの出力アーケ上にトークンがあるかどうかをSDMAインジケータから調べる。もし、あつたら、
- セイフではないなら、ステップ1に行く。もし、あつたらステップ4に行く。あつたらば、FUは、実行しようとしているノードの入力アーケ上にあるトークンパケットの左、または右のデータを読み出す。臨時に、このトークンパケットが格納された二つの語のゲートを開じる。
8. FUは、ノードファンクションを実行し結果トークンに、処理結果転送先ノードアドレスを接続し、トークンパケットとする。次に、このトークンパケットをTMに格納するために、空ワード割付けモジュールVWAに空ワード要求を出す。
9. VWAはTM内の空ワードを探し、もし、あれば、空ワードをそのFUに割付けろ。なければ、“空ワードなし”信号 “no-vacant word”を出す。“空ワードなし”信号を受取ったFUは、ステップ8に行く。
10. FUは、NAMに格納すべきトークンパケットのノードアドレスと、SDMにステータステータ( $\delta=1, A=1, CTI$ または $LTI, RTI$ のうち1つが1)を書く。
11. VWAは、いまNAMに書かれたノードアドレスと同じノードアドレスが、以前、または、いま、同時に格納されたかどうかをチェックする。もし、同じノードアドレスが格納されていなかつたらステップ13へ行き、あれば、同一ノードアドレスを持つ二つの語の中から、次の優先順位に従って、1つの語を選ぶ。
  1. このノードアドレスが書かれる前に、すでに格納されていた不完全トークンパケットを格納してい

## る語

2. コントロールトークンを格納したばかりの語
3. 左側データトークンを格納したばかりの語
4. 右側データトークンを格納したばかりの語
12. VWAは、同じノードアドレスを持つ語のSDMの内容を、ステップ11で運ばれた語にコピーする。
13. 左、または、右側データトークンの格納が要求されれば、左、または、右側データトークンメモリのゲートを開きFUに接続する。そうでないならばステップ15に行く。
14. FUは、左、または、右側トークンをデータメモリに書き込み、ターミネーションワードをアクセスする。
15. VWAは、いま書込んだ語の全てのゲートを閉じ、FUと語を分離する。
16. VWAは、FUの要求によりステップ12で臨時に閉じられたゲートを開き、インジケータ部のSとAを0にし、この語を空ワードとした後、すべてのゲートを閉じる。
17. ステップ1へ行く。  
なお、外部入出力機器からプログラムへのデータ入力は、FUがステップ3を数回操作した後要求駆動方式で行なわぬ、データ出力は、出力ノードの実行によって行なわれる。

## 6. おまけ

本報告では、メモリをTMとPMにわけることにより、ハードウェア量を極端に増やすことなく、トークンの取り出し、セイフティチェック、ファンクションの実行、結果トークンの格納を並列に処理することのできるデータフロー・コンピュータのアーキテクチャを示した。なお、本コンピュータで扱う処理のレベルは特に固定されておらず、

命令レベル、プロジェクトレベル、もしくは、これらをミックスしたレベルでも使用可能である。このため、プロジェクト駆動のよう考え方で処理を実行することも可能であり、オーバヘッドの改善を期待することができます。

## 文献

- (1) B. Jayaraman, R.M. Keller: "Resource control in demand driven data-flow model", Proc. of International Conference on Parallel Processing, pp.118-127, Aug. 1980.
- (2) K. Berkling: "Computer architecture for correct programming", Proc. of the 5th Symposium on Computer Architecture, pp.78-84, Apr. 1978.
- (3) J.B. Dennis, D.P. Misunas: "A preliminary architecture for a basic data flow processor", 2nd Annual Symp. on Computer Architecture, IEEE, N.Y., pp.126-132, 1975.
- (4) A.L. Davis: "The architecture of DDM1; A recursively structured data driven machine", Tech. Reports UUCS-77-113, Department of Computer Science, University of Utah, Oct. 1977.
- (5) J. Rumbaugh: "A data flow multiprocessor", IEEE Trans. on Computers, Vol. C-26, No.2, pp.138-146, Feb. 1977.
- (6) Arvind, K.P. Gostelow: "Data flow computer architecture; Research and goals", Tech. Report 133, Department of Information and Computer Science, University of California Irvine, Feb. 1978.
- (7) A.D. Plas, O. Comte, O. Gelly, J.C. Syre: "LAU system architecture; Parallel data-driven processor based on single assignments", Proc. of the 1976 International Conference on Parallel Processing.
- (8) J.R. Gwend, I. Watson, J.R.W. Glauert: "A multilayered data flow computer architecture", Department of Computer Science, University of Manchester, July 1978.
- (9) M. Sowa, K. Hayakawa: "Procedure level data flow computer system -GMCS-", Paper of Tech. Group Computer Architecture 36-1, IIP Japan, 1979.
- (10) T.L. Chang, P.D. Fisher: "A block-driven data-flow processor", Proc. of the 1980 International Conference.
- (11) M. Sowa, T. Murata: "A data flow computer architecture with program and token memories", Communications Lab. Report 80-2, University Illinois Chicago, March 1980.