

# 多数個プロセッサ・アレイ-バス・アレイ

A MANY-PROCESSOR ARRAY - BUS ARRAY -

相原玲二 岡田高幸 栄藤稔 阿江忠

Reiji Aibara Takayuki Okada Minoru Eto Tadashi Ae  
広島大学 工学部  
Faculty of Engineering, Hiroshima University

## 1. 考え方

VLSI技術などの進歩のおかげで、高機能かつ高集成度のマイクロプロセッサやメモリが安く供給されるようになり、 $10^3 \sim 10^4$ 個のマルチプロセッサの製作も可能となりつつある。このような現況に促して多数個マルチプロセッサの製作も行なわれている<sup>(1)</sup>。

我々も、さが、小規模のマルチプロセッサからつくり始め<sup>(2)</sup>、その実験結果からプロセッサ間通信のせつ重要な定量化指摘した<sup>(3)</sup>。多数個マルチプロセッサの有用性は、専用プロセッサにあるとしても、目的に合致し、かつ、もっとも有用な結合形態は必ずしも簡単には判明しない。

むろん、マルチプロセッサにおける結合形態についても、多くの提案があり<sup>(4)</sup>、目的に応じてその選択を行なうことができる。

本稿では、従来から多く製作され多くの形態があるアレイをとりあげる。ただし、従来のプロセッサ・アレイたり、横のつながりに柔軟性をもたせた構造を新たに提案する。このようないわゆるバス・アレイ（バス・アレイと呼ぶ）は製造が簡単でかつ、応用範囲も広いという特徴をもつ。

## 2. 結合ネットワークの形態

結合ネットワークは一般的には図1のようが分割をもつ<sup>(5)</sup>。二二に

$P_i$  : プロセッサ




図1. 結合ネットワーク

$M_i$  : メモリ  
である。

さらに細かい議論とする場合、メモリを  
PM : プロセッサに個別メモリ  
CM : 共有メモリ

に分けた方がよい。むろん、この分け方は結合ネットワークを扱う上のもので、プロセッサ  $P_i$  に個別 PM を他のプロセッサ  $P_j$  のアクセスできるのかどうかという問題とは直接関係はない。

この表現を用いると我々が初期に製作し、実験してきたマルチプロセッサAKO-VSTは図2のような結合ネットワークであらわされる<sup>(6)-(8)</sup>。図2からわかるように  $P_i$  と  $PM_i$  はまとめて 1 つのノードとしてあらわせる。问题是共有メモリ CM を陽にあらわすか否かである。物理的には陽に存在するものであるが、図2のような小規模のマルチプロセッサの場合、ここで対象とする  $10^3 \sim 10^4$  とめざし




図2. AKO VSTの結合ネットワーク




図3. 図2の別表現

た多數個マルチプロセッサではCMを陽に描くと本質を見直しきにくくなるので、結合母線(バス)と同じようにあらわすことによる。例えば図2のAKO VSTの場合、図3のようになら。


なお、さらにもう一種、切換スイッチを陽にあらわす方法もある。が、我々はこの種のハードウェアもバス・スイッチと見なし、バス表現する。

このような前提で、代表的な結合ネットワークをあげると図4のような例がある。これらはいずれも実現性が高く多數個プロセッサの形状の有力候補であるが、応用範囲の点でもう一つ満足度ではない。その点を改良する一つの方法として我々の提案するバスの導入である。もちろん、ここでいうバスとはCMEを含むより意味でのものである。


### 3. 处理を表現するグラフ S.C.f.g.

図4の代表的な結合ネットワークのうち我々は基本として(a)のアレイを選ぶ。(b)の木も良い所があるが、アレイは木の動作を行はるよう修正しやうりが、並は難しい。


アレイを基本とする最大の理由は処理フローの埋め込みが容易なことである。多數個マルチプロセッサが専用プロセッサにひととじても、できまだ々多くの用途に適用できるアーキテクチャ



(a) アレイ



(b) 木



(c) ルーブ

図4. 代表的な結合ネットワーク例

を備えていふことが望ましい。そのためには広範な処理に対応できる形態がよい。

ここでは処理を記述する方式として、フローグラフを導入する。ただし、次のような条件を満たす。

フローグラフ  $\Sigma G = (V, E)$  を書くこと。

$$(i) V = \bigcup_{i=0}^m V_i, \text{ ただし } V_i \cap V_j = \emptyset \quad \forall i \neq j$$

各  $V_i$  はレベル  $i$  と呼ぶ。

$$(ii) \exists e = (u, v) \in E$$

if and only if

$$u \in V_i \text{ and } v \in V_{i+1} \quad \text{or} \\ v \in V_i \text{ and } u \in V_{i+1}$$

(iii)  $V_0 = \{not\}$ ,  $V_0$  は入校をもたない。

$\forall v \in V_m$  (出校をもたない)。

つまり、フローグラフとは 1 つのノード (ルート) をもつグラフで、ノードの集合はレベル化された部分集合に分割される。さらに、結合のための枝は必ず隣のレベルのノードとの間) にのみ存在する。

今各ノードには、処理ルーチン (procedure) が対応する。ここで、処理ルーチンごとの結合を考えてみると、そこには

(i) データの流れ

(ii) 制御の流れ

がある。ここまでフローグラフではデータの流れに着目しているので、これと  $G_D$  と書く。図 5 (a) のように両方向にデータが流れてもよい。ただし、意味のある  $G_D$  のみを対象とするため、 $G_D = (V_D, E_D)$  とする。

$\exists (u, v) \in E_D$ , where  $u \in V_{i+1}, v \in V_i$

only if  $\exists (v, u) \in E_D$

である。

次に、制御の流れをあらわすグラフを  $G_C = (V_C, E_C)$  とする。 $G_C$  は

(i)  $V_C = V_D$

(ii)  $E_C = E_D - E_R$ , where

$$E_R = \bigcup_{u, v} (u, v) \quad (u \in V_{i+1}, v \in V_i)$$


つまり、 $G_D$  の枝のうち レベル  $i+1$  から レベル  $i$  へさかぶり枝と除いたグラフが中である。

図 5 (b) のように、制御の流れはルートから下向きに一方向かうめくとある。


なお、以下では  $G_D$  と  $G_C$  をともに描くこととする。また、 $G_C$  のみでフローグラフをあらわす。このうちフローグラフ  $G_C$  は S.C.F.G. (sequential control-flow graph の略) と記す。

+ ルートつきグラフとしての  $G_D$  と  $G_C$  (attached processor) としてホストコンピュータにつなぐという目的を明確にしておきたい。

用途によってはこの条件をゆるめてよい。



(a) データの流れ  $G_D$



(b) 制御の流れ  $G_C$

図 5. フローグラフの細部

S.C.F.G. において、結合のセマンティクスをあらわすために、図 6 のような記法を導入する。

出枝に対する

OR-divide, AND-divide  
入枝に対する

OR-merge, AND-merge  
の各2種類づつである。

入出枝双方とも 1 ノードで 1 入枝、出枝が複数ならば OR または AND の形でまとめて入、出のそれに対してつけて定める。




図6. S.C.f.g.に適用するノード  
のタブ<sup>o</sup>

#### 4. S.C.f.g. を実現するプロセッサ・アレイ

PLI - バス・PLI

S.C.f.g.を実現するアーキテクチャを考えるにはノードへのプロセッサの割当てを考えねばよい。

ここで、バスを用いるプロセッサ・アレイでの実現のため、次のような割当て方法をとる。

- (1) 与えられた S.C.f.g. のレベル 0 を除く全レベルに各々 1 つずつプロセッサを割り当てる(図7参照)。
- (2) レベル  $i$  ( $i = 1, 2, \dots, m$ ) に  $l$  個のプロセッサを割り当てる(図8参照)。
- (3) (1)(2) の結果、図10のようなプロセッサ・アレイで S.C.f.g. が実現できる。行のプロセッサ数  $M$  が冗長ならば、この個数を減少させる(図11参照)。

図10 のプロセッサ・アレイにおける結合ネットワーク I.N. の実現は、本稿ではバスを採

+ ) 一般的には複数の S.C.f.g. 上のノード集合の分割問題になる。よく知られてない 3 ステップ - リンケ問題との違いは、(i) プロセッサ数の制限なし、(ii) ノードに OR-divide/merge のタブ<sup>o</sup>がある、(iii) 枝にもコストがかかる場合がある(重なるプロセッサにまたがること)。(iv) カットセットに上限あり。




図7. ステップ<sup>o</sup>(1)  
— 各レベルに 1 つずつプロセッサを割り当てる —




図8. ステップ<sup>o</sup>(2)  
— レベル  $i$  に  $l$  個のプロセッサを割り当てる —





図9. ステップ<sup>o</sup>(1)(2) の結果の例

+ ) ステップ<sup>o</sup>(1)(2) の実行結果の例を図 9 に示す。



I.N. : INTERCONNECTION NETWORK

図10.  $N = l \cdot m$  個のポートセッタ・アレイ  
ミモス ポートセッタ・アレイ

用ゐる。その結果、図12のように横方向にバス、縦方向にみのむすびポート結合を用いたポートセッタ・アレイが出来上がる。これをバス・アレイと呼ぶ。とくに、ポートセッタ数を明示したものは  $(l, m)$  バス・アレイといふ。実際には図13のように見える。

### 5. バス・アレイの最適化

結合ネットワーク I.N. としてバスを用ひるため横方向のデータ転送はすべて等距離に行なうが、バスのためのボトルネックも生じる。ここではボトルネックにおける遅延も含めて S.C. f.g. 上の枝にコストを付す。コストのつけ方は厳密には難いが、手をもめた S.C. f.g. の実行と最短時間で実行する  $(l, m)$  バス・アレイを求めることがバス・アレイの最適化といふ。この問題は最終的にはシミュレーションによらざるを得ないが、横方向のポートセッタ数  $m$  と縦方向のポートセッタ数  $m$  との組合せなどによって相間とモードを次に述べる。

5-1 行のポートセッタ数  $m$  について  
 $m$  の数について考察するため  $(l, 1)$  バス  
+  $l$  と  $m$  の値を示すこと。




図11. 行のポートセッタ数  
の減少




図12. 多数個ポートセッタ・アレイ  
a-形式 - バス・アレイ




図13. バス・アレイ a-形式

アレイを対象とし、 $\pi$ のプロセッサ数又は速度向上に与える影響を述べる。ただし、次の条件をおく。

- (1) 各の処理を等しい処理時間 $t_p$ をもつ。
- (2) 1つのプロセッサ内では処理と処理の間の転送コストはひととおり、室外の $\pi$ での $t_p$ で $r$ 倍である。
- (3) 通信オーバヘッド  $r$   

$$r = d/t_p$$
- (4) 速度向上比  $S.U.R.$

$$S.U.R. = \frac{1個のプロセッサの処理時間}{n個のプロセッサの処理時間}$$

詳しい解析の文献(7)によれば、 $r=10^{-3} \times n - 1$ としたとき、 $\pi$ のプロセッサ数  $n$  ( $= l$ ) に対して  $S.U.R.$  がどう変化するかがわかる。

$S.U.R. = 0.5n$  を飽和の限界と仮定すると

$$n \leq (1/r, \text{ となり}^{(9)}, 10^{-3}n, r = 0.01 \text{ など})$$

となる。 $r = 0.01$  のとき、 $\pi$ のプロセッサ数

セッカ数  $n$  は 100 に満たないといふことになる。

この  $S.U.R.$  の飽和は  $\pi$  の特性から生じてゐるが、多数個マルチプロセッサ  $Cm^*$  でも同じ傾向が見られる(10)。  $\pi$  の階層化や複雑化が一つの改善方法であるが(11)、定量的には未だ検討してはいない。むろん、2×2スイッチによる組合ネットワークが現実化すれば、その方がボトルネック解消の本筋ではある。

### 5-2 列のプロセッサ数 $m$ に対する

列方向のプロセッサの数と並行効果は  $10^3$  ライン処理における顕著にあらわれまる。そこで、先の  $S.U.R.$  を用いて、2進木構造の  $s, t, f, g$  の場合の例を図 15 に示す。  $10^3$  ライン処理の特長はオーバヘッド  $r$  の影響が大きいことで、 $r = 100$  でも、 $\pi$  のプロセッサ数が 16 とすると、ほとんどその影響は無視できるようになる。解析はやはり文献(7)にゆきる。




図 14. (L, 1)  $\pi$ -PLT のとく S.U.R. の関係

が、 $10^6$  フローティング処理は図 16 のように多くのデータ列が順次入力する処理形態であり、データ数は2進木構造の各ノードに挿入されるので  $k = 2^{m-1}$  とした場合である。(プロセッサ数が増えるとデータ数が指数的に増加する。)

(1, m) パス・プレイにおいてプロセッサ数  $m$  の効果を論ずるには、データ数を考慮に入れなければならない。ここでは、かなり  $10^6$  フローティング処理の効果の大きさの一例を示した。この効果の大きさは実験的にも確かめている。

(1, 32) パス・プレイは先に報告したマルチ

マイクロプロセッサ UNIP<sup>(1)</sup> を用いてはよく、UNIP を用いた  $10^6$  フローティングソート実験の結果を付録に示す。

### 5-3 総プロセッサ数 $l \cdot m$ について

以上は  $l \cdot m$  のどちらかを 1 とした特別な場合を論じたが、一般には、 $l \cdot m = n$  について考えておかなければならぬ。横方向にデータ転送のない場合についてみ、総プロセッサ数一定のもとで、 $l \cdot m$  の最適数を理論的に求めたことはある<sup>(2)</sup>。横方向にデータ転送のある一般的な場合は解析的には難しいため、現在、シ

S.U.R.




図 15. (1, m) パス・プレイにおける S.U.R. および




図16. 11<sup>th</sup>行処理

ミュレータを作成中である。(l, m) 11<sup>th</sup>ストライの応用例として、FFTがあげられる。FFTの1つのS.C.f.g.表現は図17のようになる。データ数は  $2^{11}$  行×11列として、最適な  $2^k \times m$  を求めたのが目的である。

## 6. おわり

コスト・10<sup>7</sup>オーマンスの点でも実現性の高い、また多數個マルチプロセッサの一形式として11<sup>th</sup>ストライを提案し、概略と現状を述べた。より詳しく、 $10^3 \sim 10^4$ 個程度を仮定してみると、図17のFFTでは  $O(n \log n)$  の処理1ドロップが必要であり、将来、さらに個数を増加させるかも知れない。しかしにしても、その実現が有効となる応用範囲を拡大する事が急務であろう。我々はリアルタイム処理の分野での専用プロセッサとして多數個マルチプロセッサの有用性を高く評価しており、今後、各種の応用




図17. FFT の実現  
S.C.f.g.

例を追求したい。

## 文献

- (1) T. Hoshino et al.: "Super freedom simulator PAX", Proc. 16th IBM Computer Science Sympo., pp. 43-55 (1982)
- (2) 阿江, 大崎, Vuong: "11種類マルチプロセッサシステムの方式", 信学誌報, EC78-75 (1978-11)
- (3) 阿江, 高橋, 松本: "共有メモリ結合による並列処理", 信学論(D), J65-D, 3, pp. 322-329 (1982-03)
- (4) 高橋義道: "並列処理のためのプロセッサ結合方式", 情報処理, 23, 3, pp. 201-207 (1982-03)
- (5) T-Y Feng: "A survey of interconnection networks", IEEE Computer, 14, 2, pp. 12-27 (Dec. 1981)
- (6) T. Ae et al.: "Picture data processing in small parallel computer", Proc. 2nd IEEE Workshop on PDDM, pp. 266-271 (1980)
- (7) T. Ae et al.: "Computer graphics in multiple microprocessor system", Eurographics 80, North-Holland Pub. Co., pp. 201-208 (1980)
- (8) T. Ae et al.: "A Multiple Microprocessor System with Mutually Diagnosing Capability", Proc. ICS (Vol. 1), pp. 375-388 (1980)
- (9) T. Ae and R. Albera: "Experimentation and analysis of multiprocessor systems", IEEE Real-Time Systems Symposium (to appear on Dec. 1982)
- (10) A. K. Jones and P. Schwartz: "Experience using multiprocessor systems - A status report",

ACM (computing surveys), 12, 2, pp. 121-165  
(1980)

(11)相原, 阿江: "並列処理アーキテクチャの実用", 信学校報 EC 82-31 (1982-06)

(12)阿江ほか: "通信オーバヘッドを考慮した並列処理ネットワークにおけるパフォーマンス", 信学校報 AL81-31 (1981) のよべ

松本健司: "分散システムにおける並列処理解析の一方法", 広島大学大学院工学研究科修士論文 (1982-02)

実際のソーティングの実行時間の測定例を図 A-2 に示す。(横軸はデータ数にとって 13。データ数  $K$ に対して、 $\log K$  の少しだけ  $= 3$  を除いて、ほぼ完全な  $O(K)$  の実行時間に近いことことが確かめられる。)

### 付録

(1, 32) 10^7 点・マージソートアルゴリズム

#### Y-ト実験

s.c.f.g. 三回 A-1 に示す。




図 A-1 10^7 点・Y-トをあらわす s.c.f.g.




図 A-2 11070 シンサートの実行時間