

## 多数個プロセッサ・アレイ - バス・アレイ

A MANY-PROCESSOR ARRAY - BUS ARRAY -

相原 玲二 岡田 高幸 栄藤 稔 阿江 忠

Reiji Aibara Takayuki Okada Minoru Eto Tadashi Ae

広島大学 工学部

Faculty of Engineering, Hiroshima University

## 1. はじめに

VLSI技術などの進歩のおかげで、高性能かつ高集積度のマイクロプロセッサやメモリが安く供給されるようになり、 $10^3 \sim 10^4$ 個のマルチプロセッサの製作も可能とばかりつつある。このような現況に促して多数個マルチプロセッサの製作も行われている<sup>(1)</sup>。

我々も、まず、小規模のマルチプロセッサから作り始め<sup>(2)</sup>、その実験結果からプロセッサ間通信のその重要性を定量的に指摘した<sup>(3)</sup>。多数個マルチプロセッサの有用性は、専用プロセッサにあるとしても、目的に合致し、かつ、もっとも有用な結合形状は必ずしも簡単には判明しない。

むしろ、マルチプロセッサにおける結合形状については、多くの提案があり<sup>(4)</sup>、目的に応じてその選択を行おうことはできる。

本稿では、従来からよく製作される一つの形状であるアレイをとりあげる。ただし、従来のプロセッサ・アレイより、積のつばかりに柔軟性をもちた広範囲を新たに提案する。このようなプロセッサ・アレイ（バス・アレイと呼ぶ）は製造が簡単でかつ、応用範囲も広いという特徴をもつ。

## 2. 結合ネットワークの形状

結合ネットワークは一般的には図1のような役割をもつ<sup>(5)</sup>。ここに

$P_i$  : プロセッサ




図1. 結合ネットワーク

$M_j$  : メモリ

である。

さらに細かい議論とある場合、メモリを

PM : プロセッサに個々のメモリ

CM : 共有メモリ

に分ける方がよい。むしろ、この分け方は結合ネットワークを扱う上のもので、プロセッサ  $P_i$  に個々の  $PM_i$  と他のプロセッサ  $P_j$  がアクセスできるかという問題とは直接関係はない。

この表現を用いると我々が初期に製作し、実験してきたマルチプロセッサ AKOVST は図2のような結合ネットワークであらわされる<sup>(6-8)</sup>。図2からわかるように  $P_i$  と  $PM_i$  はまとめて一つのノードとしてあらわされる。問題は共有メモリ CM にあらかるか否かである。物理的には陽に存在するものであっても、図2のような小規模のマルチプロセッサは別として、ここで対象とある  $10^3 \sim 10^4$  個をざし




図2. AKOVSTの結合ネットワーク




図3. 図2の別表現

多数個マルチプロセッサではCMを陽に描く  
と本質を見逃しにくくなるので、結合母線(バス)  
と同じようにあらわすことになる。例えば  
図2のAKOVSTの場合、図3のようになる。


なお、さらにもう一種、切替スイッチを陽  
にあらわす方法もある。が、我々はこの種の  
ハードウェアもバス・スイッチと見なし、バス  
表現する。

このような前提で、代表的な結合ネットワ  
ークをあげると図4のような例がある。これら  
はいかなる実現性が高く多数個プロセッサの形  
状の有力な候補であるが、応用範囲の点でもう  
一つ満足できない。その点を改良する一つの  
方法として我々の提案するものは「バスの導入」であ  
る。もちろん、ここでいうバスとはCMを含む  
広い意味でのN:Nネットワークの意味である。


### 3. 処理を表現するグラフS.C.f.g.

図4の代表的な結合ネットワークのうち我々  
は基本として(a)のプレイを採る。(b)の木  
も良い所があるが、プレイは木の動作を行おう  
ように修正しやうが、逆は難しい。


プレイを基本とする最大の理由は処理フロー  
の埋め込みが容易な点である。多数個マルチ  
プロセッサが専用プロセッサになるにしても、  
さまざまな目的の用途に適用できるアーキテク



(a) プレイ



(b) 木



(c) ループ

図4. 代表的な結合ネットワーク例

チャを備えていることが望ましい。そのため  
には広範な処理に対応できる形状がよい。

ここでは処理を記述する方式として、フロー  
グラフを導入する。ただし、次のような条件  
を有している。

フローグラフ  $G=(V, E)$  と書くべき。

$$(i) V = \bigcup_{i=0}^m V_i, \text{ ただし } V_i \cap V_j = \emptyset \text{ if } i \neq j$$

各  $V_i \in L$  レベル  $i$  と呼ぶ。

$$(ii) \exists e=(u, v) \in E$$

if and only if

$$u \in V_i \text{ and } v \in V_{i+1} \text{ or } v \in V_i \text{ and } u \in V_{i+1}$$

(iii)  $V_0 = \{n_0\}$ ,  $n_0$  は入枝をもたない。

$\forall v \in V_m$  は出枝をもたない。

つまり、フローグラフは1つのノード(ルート)をもつグラフで、ノードの集合はレベル化された部分集合に分割される。さらに、結合のための枝はすぐ隣のレベルのノードとの間のみ存在する。

各ノードには、処理ルーチン(procedure)が対応する。ここで、処理ルーチンごとの結合を考えると、そこには

- (i) データの流れ
- (ii) 制御の流れ

が存在する。ここまでのフローグラフはデータの流れに着目して作るので、これを  $G_D$  と書く。図5(a)の例のように両方向にデータが流れてもよい。ただし、意味のある  $G_D$  のみは対象とあるため、 $G_D = (V_D, E_D)$  において

$$\exists (u, v) \in E_D, \text{ where } u \in V_{i+1}, v \in V_i \\ \text{only if } \exists (v, u) \in E_D$$

である。


次に、制御の流れをあらわすグラフを  $G_C = (V_C, E_C)$  とする。  $G_C$  は

- (i)  $V_C = V_D$
- (ii)  $E_C = E_D - E_R$ , where  $E_R = \bigcup_{i=1}^m (u, v) (u \in V_{i+1}, v \in V_i)$


つまり、 $G_D$  の枝のうちレベル  $i+1$  からレベル  $i$  へさか昇る枝を除いたグラフが  $G_C$  である。図5(b)のように、制御の流れはルートから下向きに一方向の流れである。

なお、以下では  $G_D$  と  $G_C$  をともに指すことはやめ、 $G_C$  のみでフローグラフをあらわす。このようなフローグラフ  $G_C \in S.C.F.G.$  (Sequential control-flow graph の略) と記す。

+) ルートつきグラフとLTは、1つのプロセッサ(attached processor)としてホストコンピュータに結びつけるという目的を明確にLTのため。用途によってこの条件をゆるめるとよい。



(a) データの流れ  $G_D$



(b) 制御の流れ  $G_C$

図5. フローグラフの細部

S.C.F.G. において、結合のセマンティクスをあらわすために、図6のような記法を導入する。

出枝に対応する

OR-divide, AND-divide

入枝に対応する

OR-merge, AND-merge

の各2種類づつである。

入出枝両方をもつノードでは入枝、出枝が複数ある場合はORとANDの5種類があり、出枝の数を明示する必要がある。




図6. S.C.f.g. におけるノードのタイプ

#### 4. S.C.f.g. を実現するプロセッサ

##### PLI - バス・PLI

S.C.f.g. を実現するアーキテクチャを考えるにはノード毎のプロセッサの割当てを考える必要がある。

ここでは、バスを用いるプロセッサ・PLIでの実現のため、次のような割当て方法をとする。

- (1) 与えられた S.C.f.g. のレベル0を除く全レベルにそれぞれ1つずつプロセッサを割当てる(図7参照)。
- (2) レベル  $i$  ( $i=1, 2, \dots, m$ ) に  $l$  個のプロセッサを割当てる(図8参照)。
- (3) (1)(2)の結果、図10のようなプロセッサ・PLIで S.C.f.g. が実現できる。行のプロセッサ数  $M$  が冗長ならば、この個数を減少させる(図11参照)。

図10のプロセッサ・PLIにおける結合ネットワークのI.N.の実現は、本稿ではバスを採用

+) 一般的には与えられた S.C.f.g. 上のノード集合の分割問題になる。よく知られているステジューリング問題との違いは、(i) プロセッサ数の制限なし、(ii) ノードに OR-divide/merge のタイプがあり、(iii) 枝にコストがかかる場合がある(異なるプロセッサに与えられる)、(iv) カットセットに上限あり。

□ processor




図7. ステップ(1)

- 各レベルにプロセッサを割当て -

Level  $i$




図8. ステップ(2)

- レベル  $i$  に  $l$  個のプロセッサを割当て -





図9. ステップ(1)(2)の結果の例

+) ステップ(1)(2)の実行結果の例を図9に示す。



I.N. : INTERCONNECTION NETWORK

図10.  $l \times m$  個のプロセッサ  
を  $l$  行  $m$  列に配置

用あり。その結果、図12のように横方向にはバス、縦方向には1つ1つのポート結合を用いたプロセッサ・アレイが出来上がる。これを「バス・アレイ」と呼ぶ。とくに、プロセッサ数を明示したときは  $(l, m)$  バス・アレイという。実際には図13のようにもなる。

### 5. バス・アレイの最適化

結合ネットワークI.N.としてバスを用いるため横方向のデータ転送はすべて等距離に行なえるが、バスのためのボトルネックを生じる。ここではボトルネックにおける遅延も含んでS.C.F.G.上の枝にコストを付す。コストのつけ方は厳密には難しいが、与えられたS.C.F.G.の実行と最短時間で実行する  $(l, m)$  バス・アレイを求めるとこれがバス・アレイの最適化という。この問題は最終的にはシミュレーションによらざるを得ないが、横方向のプロセッサの数  $l$  と縦方向のプロセッサの数  $m$  からの遅延はどのような傾向をもつのかを次に述べる。

#### 5-1 行のプロセッサ数 $l$ について

$l$  の数について考察するために  $(l, 1)$  バスアレイ  $l \times m$  の値を示すこと。




図11. 行のプロセッサ数  
の減少




図12. 多数個プロセッサ・アレイ  
の形式 - バス・アレイ




図13. バス・アレイの一例

プレイを対象とし、プロセス数 $n$ が速度向上に与える影響を示す。ただし、次の条件を置く。

- (1) どの処理も等しい処理時間 $t_p$ をもつ。
- (2) 1つのプロセス内では処理と処理の間の転送コストは0と置き、異なるプロセス間では $d$ とする。
- (3) 通信オーバーヘッド $r$   
 $r = d/t_p$
- (4) 速度向上比  $S.U.R.$

$$S.U.R. = \frac{\text{1個のプロセッサの処理時間}}{\text{n個のプロセッサの処理時間}}$$

詳しい解析は文献(7)にゆかすが、 $r \in 11^{\circ}$   $\times$   $1^{\circ}$ としたとき、プロセス数 $n$  ( $= \in$ ) に対して  $S.U.R.$  がどう変化するか分かる。  
 $S.U.R. = 0.5n$  を飽和の限界と設定すると  
 $n \leq (1/r)$   
 となり(9)、例えは、 $r = 0.01$  ならば、プロ

セス数 $n$ は100に抑えてよいということになる。

この  $S.U.R.$  の飽和は11<sup>2</sup> の特性から生じているが、多数個マルチプロセッサ  $Cm^*$  での同じ傾向が見られる(10)。11<sup>2</sup> の階層化や複雑化が一つの改善方法であるが(11)、定量的には未だ検討してははなり。むしろ、 $2 \times 2$  スイッチによる結合ネットワークが現実化すれば、その方がボトルネック解消の本筋ではある。

5-2 列のプロセッサ数  $m$  について

列方向のプロセッサの数 $m$ の可効果は11<sup>0</sup>イライン処理において顕著にあられる。そこで、先の  $S.U.R.$  を用いて、2進木構造の  $S.U.R.$  の場合の例を図15に示す。11<sup>0</sup>イライン処理の特長はオーバーヘッド $r$ の影響が小さいことで、 $r = 100$  とき、プロセス数が16をこえれば、ほとんどその影響は無視できるようになる。解析はやはり文献(7)にゆか




図14. (2.1) 11<sup>2</sup> プレイの  $S.U.R.$  の関係

が、1101ライン処理は図16のように多くのデータ列が順次入力される処理形態であり、データ数は2進木構造の各ノードに挿入されるので  $K=2^m-1$  とした場合である。(プロセッサ数が増えたとデータ数が指数的に増加する。)

(1, m) ハス・プレイにおいてプロセッサ数  $m$  の効果と論ずるには、データ数と考慮に入れる必要があり、ここでは、かなり1101ライン処理の効果の大きい一例を示した。この効果の大きいことは実験的にも確かめられている。  
 (1, 32) ハス・プレイは先に報告したマルチ

マイクロプロセッサ UNIP<sup>(11)</sup> を用いた場合はよく、UNIPを用いた1101ラインソート実験の結果を付録に示す。

### 5-3 総プロセッサ数 $Q \cdot M$ について

以上は  $Q$  が  $M$  のどちらかが  $\leq 1$  とした特別な場合と論じたが、一般には、 $Q \cdot M = n$  について考えなければならぬ。横方向にデータ転送のない場合については、総プロセッサ数一定のもとで、 $Q$  と  $M$  の最適値を理論的に求めたことはある<sup>(12)</sup>。横方向にデータ転送のある一般の場合の解析的には難しいため、現在、シ

S.U.V.




図15. (1, m) ハス・プレイにおいて S.U.V. の様子




図16. 11°のライン処理

ミュレータと作成中である。(L, M)パイプラインの応用例として、FFTが挙げられる。FFTの1つのS.C.f.g.表現は図17のようになる。データ数に比例するデータとして、最適なLとMを定めるのが目的である。

### 6. おおひ

コスト・パフォーマンスの点でも実現性の高くなる、多数個マルチプロセッサの一形式としてパイプラインを提案し、概略と現状を述べた。とあるが、 $10^3 \sim 10^4$ 個程度に設定しているが、図17のFFTでは $O(n \log n)$ の処理ロードが必要であり、将来、さらに個数を増加させるかも知れない。なお、その実現が有効となる応用範囲を拡大することが急務であろう。我々はリアルタイム処理の分野での専用プロセッサとして多数個マルチプロセッサの有用性を高く評価しており、今後、各種の応用




図17. FFTとS.C.f.g.

例と追求したい。

### 文献

- (1) T. Hoshino et al.: "Super freedom simulator PAX", Proc. 16th IBM Computer Science Sympo., pp. 43-55 (1982)
- (2) 阿江, 大崎, Vuong: "小規模マルチプロセッサシステムの一形式", 信学技報, EC78-35 (1978-11)
- (3) 阿江, 高橋, 松本: "共有メモリ結合によるマルチプロセッサの並列動作について", 信学論(D), J65-D, 3, pp. 322-329 (1982-03)
- (4) 高橋義造: "並列処理のためのプロセッサ結合方式", 情報処理, 23, 3, pp. 201-207 (1982-03)
- (5) T-y Feag: "A survey of interconnection networks", IEEE Computer, 14, 2, pp. 12-27 (Dec. 1981)
- (6) T. Ae et al.: "Picture data processing on small parallel computer", Proc. 2nd IEEE Workshop on PDDM, pp. 266-271 (1980)
- (7) T. Ae et al.: "Computer graphics on multiple microprocessor system", Eurographics 80, North-Holland Pub. Co., pp. 281-288 (1980)
- (8) T. Ae et al.: "A Multiple Microprocessor System with Mutually Diagnosing capability", Proc. ICS (Vol. 1), pp. 375-388 (1980)
- (9) T. Ae and R. Aibura: "Experimentation and analysis of multiprocessor systems", IEEE Real-Time systems Symposium (to appear on Dec. 1982)
- (10) A. K. Jones and P. Schweng: "Experience using multiprocessor systems - A status report",



ACM Computing Surveys, 12, 2, pp.121-165 (1980)

(11) 相原, 阿江: "並列処理プログラムの最適化 UNIX の応用", 信学技報 EC 82-31 (1982-06)

(12) 阿江ほか: "通信オーバーヘッドを考慮した並列処理ネットワークにおけるフロー問題", 信学技報 AL 81-31 (1981) の要旨

松本健治: "分散システムにおける並列処理解析の方法", 広島大学大学院工学研究科修士論文 (1982-02)

実際のソーティングの実行時間の測定例を図 A-2 に示す。(横軸はデータ数にとっている。データ数  $k$  に対して、ごくデータ数の少ないところを除いて、ほぼ完全な  $O(k)$  の実行時間になる、ということの確かめられる。)

### 付録

#### (1, 32) バス・プレイによるパイプライン ソート実験

S.C.F.J. 図 A-1 に示す。




図 A-1 パイプラインソートにあらわす S.C.F.J.




図 A-2 10970ラインソートの実行時間