

並列計算機のソフトウェアと性能評価

Software and Performance Evaluation of Parallel Computers

中津山 恒⁺ 堀口 進^{*} 川添 良幸⁺⁺ 重井 芳治⁺
Hisashi Nakatsuyama Susumu Horiguchi Yoshiyuki Kawazoe Yoshiharu Shigei

⁺東北大学工学部
Faculty of Engineering, Tohoku University

⁺⁺東北大学情報処理教育センター
ECIP, Tohoku University

1.はじめに

近年、集積回路技術の進歩により安価で高性能なマイクロプロセッサが市場に出ており、マルチマイクロプロセッサシステム(以後単にマルチプロセッサとする)の構築が可能となっている。高性能かつ安価なコンピュータをという期待は益々高まっているが、マルチプロセッサはこれに応えるものとして注目を集めている。


1.1. マルチプロセッサ

マルチプロセッサは多数のプロセッサとメモリからなる処理装置(PU)を相互結合網で結合したものであり、図1に示すような2つの形態に大別することができる[10][12]。図1(A)は疎結合とよばれ、PUは相互結合網により相互に結合されておりPU間インタラクションは明示的なI/O操作としてプログラム内に示されなければならない。一方、図1(B)は密結合とよばれ、やはり相互結合網が存在するがシステム内にはローカルメモリ以外に共有メモリが存在し、PU間インタラクションは単に共有メモリに対するリード/ライトとして行なうことができる。また相互結合網としてはクロスバ、單一共有バス(以後単に单一バスとする)、複数バス、オメガネットワーク、デルタネットワーク等さまざまなネットワークが提案されている。このうちオメガネットワーク、デルタネットワークは新しいプロセッサの付加に対応できないことと結合網が多段であるという2点からここでは除外し、以下単一バス、クロスバ、複数バスについて考える。またデータの転送を考えた場合、疎結合では基本的にメッセージ伝達で行う必要があるのに対し、密結合ではメイルボックス、ランダム[11][13]等を実現できアルゴリズムに対して柔軟であるといえる。従って密結合を選択する。


2. マルチプロセッサの結合コストと性能

2.1. 結合網のコスト

一般にクロスポイントの数が大きくなると、システムの全



(A)疎結合マルチプロセッサ



PU:PROCESSING UNIT
MM:MEMORY MODULE

(B)密結合マルチプロセッサ

図1. マルチプロセッサの2つの形態

コスト中で網の占めるコストはかなり大きな割合となる。ここで相互結合網のコストを網内に存在するクロスポイント数に比例するものと考える[9]。即ち網のコストをC、クロスポイント数をnとしたとき、

$$C = O(n) \quad (式1)$$

とする。システム中のバス、メモリ、プロセッサ数をそれぞれB、M、Nとするととき、单一バス、クロスバ、複数バスのスイッチの段数及びコストは表Iのようになる。但し、複数バスシステムIはメモリをグループ分けしていないシステム

であり、複数バスシステムIIは部分バス(partial bus)によりメモリをグループ分けしたシステムである。gはメモリグループ数である。

表1. 各種結合形態のスイッチの段数とコスト

	スイッチの段数	コスト
単一バス	1	$O(N)$
複数バスI	2	$O(B(M+N))$
複数バスII	2	$O(B(M/g+N))$
クロスバ	1	$O(M \times N)$

マルチプロセッサの性能はメモリ要求の際に生じるバスの仲裁に大きく左右されるためスイッチの段数は重要である。またコストが高いということはシステムの構築が困難になることを意味する。各種マルチプロセッサの性能はその結合のコストと合わせて考慮すべきである。

尚システム中にバス、メモリ、プロセッサがM, N, B存在する複数バス、クロスバをそれぞれ $M \times N \times B$, $M \times N$ と表記することにする。

2.2. 結合の価格性能比

結合の価格性能比CP(Cost Performance)を以下の様に定義する。

$$CP = TH/C \quad (式2)$$

ここでTH, Cはそれぞれマルチプロセッサのスループット及びネットワークのコストである。各結合形態の価格性能比を求めるため離散型シミュレーション言語GPSSを用いてそれぞれのスループットをシミュレーションにより求めた。シミュレーションモデルとして、初期状態では各プロセッサに1個ずつトーカンが存在し、平均入の指標分布に従ってプロセッサに滞在してメモリアクセスを行ない、再び元のプロセッサに戻ると仮定している。クロスバのシミュレーションモデルを図2に示す。ここで、クロスバにおいて競合がない状態で1回メモリアクセスを行なうのに要する時間を単位時間と定義する。複数バスの場合には系内に冗長な経路が存在するため、その経路の選択に1単位時間を要するものと仮定した。従って、複数バスの場合には競合がない状態で1回のメモリアクセスを行なうのに2単位時間を要する。アクセス競合が生じた場合、任意に1台のPUが選択されたとした。アクセス競合の仲裁に要する時間は十分小さいとし、仲裁に起因する遅延は生じないものとした。系内に複数のメモリモジュールが存在するときには全メモリモジュールに均等にアクセスするものと仮定している。メモリアクセスはタスクを分割した結果生じるものと考え、単位時間当たりプロセッサに




図2. クロスバのシミュレーションモデル




図3. 各種アーキテクチャの価格性能比

トーカンが存在する期待値の総和がスループットTHになるものとしている。即ち、

$$TH = \sum_{i=1}^P PA_i \quad (式3)$$

とする。ここでP, PA_i はそれぞれ系内のプロセッサ数及びプロセッサ*i*の利用率である。 $\lambda = 0.1$ のシミュレーション値と表Iをもとに算出した価格性能比CPを図3に示す。ここでは、コストの絶対値を求める訳ではないので、表Iのコスト $O(x)$ をxとして計算を行った。CPはB, M, N, 入の関数と考えられるが、クロスバはプロセッサ数とメモリモジュール数が等しい $N \times N$ 型とし、また複数バスについては、システムIは $m=b=2$ 及び $m=b=4$ について($2 \times P^2$ 及び $4 \times P^4$, Pはプロセッサ数)、システムIIについては $m=b=4$, $g=2$ についてCPを求めた。

この結果、单一バスが非常に高い価格性能比を得ていることが分る。クロスバは価格性能比の点からは使用を避けた方がよいと思われる。しかし、スループット自体について注目すれば、单一バスではプロセッサ数が大きくなるに従ってシ

システムのスループット T_H がメモリアクセス競合により $1/\lambda$ に飽和するため大規模なシステムを単一バスで構築することは得策ではない(図4)。これに対してクロスバは入が大きくなってもあまり性能が低下せず、 $N \times N$ の構成ではプロセッサの増加に対して線形にスループットが増加することが分かる(図5)。従って、単一バスとクロスバの中間的な特性をもち、メモリアクセス競合が小さいシステムを構築することが重要である。




図4. GPS Sによる単一バスのスループット




図5. GPS Sによるクロスバのスループット

3. クラスタ式マルチプロセッサ

メモリアクセス競合を緩和するアプローチには、

(1)複数バスを用いる

(2)系内のプロセッサをクラスタ分けするなどがある。この内(2)のアプローチが価格性能比の点から好ましいと考えられる。(2)の手法によるマルチプロセッサの構成例を図6に示す。MP (Master Processor) は、プログ

ラムの逐次的な部分の処理のほか、クラスタ間通信の仲介、I/O操作を行なう。

3. 1. クラスタ分けによる効果

クラスタ分けした場合の結合コストは、クラスタ数を k とすれば、

$$C = O(n+k) \quad (\text{式4})$$

である。他のシステムと同様にシミュレーションにより T_H を求め、CP を求めた。ただし、プロセッサは他クラスタのメモリモジュールにアクセスしないものとした。この場合の CP を単一バスの CP とともに図7に示す。同図からこの場合にはある程度プロセッサ台数が多くかつ入が大きいとき、即ち競合が生じているとき、CP は単一バスに比較して非常に改善されていることがわかる。例えば、プロセッサ台数が 32 台の実用的なシステムでは、クラスタ数を 4, $\lambda = 0.05$ としたとき価格性能比が約 41% クラスタ式の方がよいことが分る。クラスタ数を大きくすればそれだけメモリ競合が緩和されるが、結合のコストも増加するため一概にクラスタ数が多いほど良いとは言えない。プロセッサ数が 32 から 64 台程度では 4 クラスタが良いと思われる。クラスタ分けした場合には他クラスタの共有メモリにアクセスする場合は MP を経由するため、クラスタ内の共有メモリへのアクセスよりも時間がかかる。そのため、処理をできるだけ局所化するよう注意してプログラムを作成しなければならない。




図6. クラスタ式マルチプロセッサ

3. 2. 試作クラスタ式マルチプロセッサ MUGEN

3. 1 節で述べたクラスタ化の手法を用いて試作したマルチプロセッサシステムが MUGEN である [7] [8]。

MUGEN は 8 台の SP (Slave Processor), BC (Bus Controller), CM (Common Memory) を 1 クラスタとし、4 クラスタからなるシステムである。ハードウェアの概略を図8に示す。MP (Master Processor), SP, BC は Z80-A を用いている。CMへのアクセスは BC が制御している。Z80 CPU には TS (Test & Set) 命令に相当する命令がないが、BC によりバスの使用を認められたプロセッサは必要な処理が終了するまでバスを占有するので相互排除は自然に実現される。偏微分方程式や並列ソートの実行のためには隣接 SP の通信




図7. クラスタ式と単一バスの価格性能比の比較




図8. 試作クラスタ式マルチプロセッサ(MUGEN)

が多いことから、バス競合を緩和するため隣接するSP間は双方方向シリアルポートで接続され互いに通信できる。またBC間は並列ポートで完全結合され、クラスタ間の通信はMPを介在させずに行なうことが可能である。入出力はMPが行なっており、プログラムの開発はホストであるPC9801■3上で行ない、シリアルリンクによりプログラム、データの転送を行なっている。MUGENの問題点としては、共有メモリがプロセッサの記憶領域の後半32KBに割当てられていることによりプログラム領域が32KBしかなく、特に入出力を行なうMPのプログラム領域が不足している。また、モニタ程度の制御プログラムしかもたないため、共有メモリ等の資

源の管理をプログラムで記述しなければならないという問題が残る。現在、MPをZ80上位互換のCPU HD 64180を用いて作り替えると共にMUGENをスタンドアロンのシステムとするためフロッピディスクコントローラ、CRTコントローラなどを作成中である。

これまでMUGENにインプリメントされた応用プログラムとしては、並列ソート^[8]、連立1次方程式の反復解法、積分計算等があり、並列ソートではプロセッサ24台の場合、1台のプロセッサでクイックソートを行なう時間に比して最大約8倍の性能向上が得られた。また積分計算は積分区間に並列に計算可能であるので、32台のプロセッサを用いて $\sin x / x$ を区間[0,1]で積分した場合、1台のプロセッサで実行した場合の最大29.5倍の速度向上を得ている。

4. 並列処理言語 para-C

試作機MUGENのプログラムは当初アセンブリ言語を用いて記述してきた。しかし、アセンブリ言語はハードウェアの性能を最大限に引き出せる反面、コーディングには多大な時間を要する。そのためCP/M上で稼働するCコンパイラのライブラリを変更し、アセンブリ言語で記述した並列処理の起動及び通信用のサブルーチンとリンクして、MP、SPの各プロセッサ用にプログラムを書くことでひとつの並列プログラムを記述してきた。しかし、ソースプログラムが複数になると、アセンブリ言語での記述が以前として必要なことから記述性は高くはない。そのためMUGENの高級言語としてpara-Cを既に提案しており^[1]、コンパイラを作成した。以下にpara-Cの言語仕様及びコンパイラについて述べる。

4. 2. para-C言語仕様

para-CではC言語に並列性を陽に示すため、通常のUNIXのC言語から構造体、共用体、ポインタ等を除いたサブセット版のC言語にキーワードcobegin, process, body及びforallを追加した。para-Cにおける並列処理のプリミティブはプロセスである。ここでは、プロセスはSP上で純粹に逐次的に実行されるC言語の関数と定義する。cobeginはそれに続くprocess文により並列処理が起動されることを示す。プロセスは純粹に逐次的に処理されるため、cobeginは入れ子にできない。processは、関数をSPに割付るとともに関数に番号付けを行う。また、起動するSPを指定する。bodyはその関数がプロセスであることを示すものである。プロセスの実行結果として得られるデータは共有メモリを介してもとのプログラムに引き渡されるため、プロセスとしてはデータ型を持たない。従ってこれは通常のC言語のvoid型に相当する。forall文はfor文と同様の制御構造であるが、これはprocess文にのみ作用する。para-Cでは、SP間のデータの受渡しは関数send, receiveを用い

て記述する。これらの関数は、自分のSP番号と相手のSP番号からデータ受渡しの経路を実行時に判断して通信を行なう。これらの文、関数は抽象性が高く種々のマルチプロセッサにおける並列プログラムを記述できる。

通信のプリミティブな操作は本来OSによって支援されるべきであるが、3.2節でも述べたようにMUGENはOSをもたないため全て関数で行わなければならない。そのため、共有メモリ上のある特定の領域をデータ受渡し用のチャネルとして使用することにより通信を行う。前出のメイルボックスやランデブの様な通信方式を支援するOSの設計が望まれる。

その他定義済の関数としては、MP-SP間の通信を行なうhSend及びhReceiveがある。また、para-CではSPがアクセスする共有メモリの領域は基本的に固定であるが、大量のデータの受渡しのために共有メモリの領域を動的に獲得するためのcalloc、データの受渡し終了後、共有メモリの領域を開放するcfree等がある。

4.2. para-Cコンパイラ

para-Cコンパイラはpara-Cのソースプログラムから自動的にMP(Master Processor)およびSP(Slave Processor)用の2種類のオブジェクトコード(アセンブリ言語)を出力する。従ってプログラムはMUGENのハードウェアを意識せずに通常の高級言語プログラムと同様に一つのソースプログラムで並列処理を含む処理を容易に記述できる。

para-Cで使用できるデータ型は、char(8bits), int(16bits), long(32bits), float(32bits)の4種であり、全て符号付きである。図7にコンパイラのソフトウェアアーキテクチャを示す。コンパイラは、UNIX上でC言語を用いて作成した1パスコンパイラであり、C言語のソースファイルで約3500行で記述されている。その後MS-DOS上に移植して、現在MUGENのホスト上で稼働するクロスコンパイラとなっている。




図9. para-Cコンパイラのソフトウェアアーキテクチャ

5. 単一バスシステムとクラスタ式の性能評価

本章では、单一バスとクラスタ式に注目し、その効率及び性能の比較検討を行う。

5.1. 処理時間一定の場合の効率の検討

各SPでの処理時間が一定である場合について処理効率を検討する。ここでは、解析のため以下のような仮定をする。

A1. シリアルな処理はMPで、並列な処理はSPで実行され、通信は両者ともCMを介して行なう。

A2. 1個のプロセッサで処理すると T_p [unit time]かかるタスクはN個のプロセッサで処理すると T_p/N で終了する。

A3. MP-CM, SP-CM間で同一のデータ転送に要する時間は等しい。

A4. タスクの実行中並列処理は1度だけ起動される。

また、以下のように変数を定義する。

T_p : タスクの処理量,

r : 1つのタスクのうち並列実行可能な処理量の T_p に対する比(並列実行可能率),

t_T : 1個のデータ転送に要する時間,

R' : t_T の T_p に対する比($R' \equiv t_T/T_p$),

P : プロセッサ数,

k : クラスタ数,

E_s : 単一バスによる実行時間の T_p に対する比,

E_c : MUGENによる実行時間の T_p に対する比,

とすれば、

$$E_s = \begin{cases} 1-r + r/P + (3P+1)R' & (rT_p/P \leq (P-1)t_T) \\ 1-r + 4PR' & (rT_p/P > (P-1)t_T) \end{cases} \quad (式5)$$

$$E_c = \begin{cases} 1-r + r/P + ((1+2/k)P+1)R' & (rT_p/P \leq (P/k-1)t_T) \\ 1-r + (1+3/k)PR' & (rT_p/P > (P/k-1)t_T) \end{cases} \quad (式6)$$

である。これを $r=0.98$, $k=4$ のものでグラフ化したものが図10、図11である。図10よりクラスタ分けにより $R'=0.05$ の場合には処理時間が単一バスの約1/2になり処理効率が向上している。図11からは r が大きく、 R' が小さいほど単一バスよりもクラスタ式の方が性能がよいことが分る。

5.2. 待ち行列モデルによる性能評価

前節と同様にSPは他クラスタのCMへアクセスしないものと仮定し、ここではシステム内の客数が一定のM/M/1//M待ち行列を用いて性能評価を行なう[14]。客が到着しつつあるという状態のときには、その客が到着するまでに要する時間は平均1/λの指數分布の確率変数となる。また全ての客は互いに独立に行動する。また窓口の平均サービス率をμと




図10. 実行時間比とプロセッサ数の関係($r=0.98, k=4$)




図11. 実行時間比と r の関係($P=32, k=4$)

する。窓口に i 人の客が存在する確率を p_i とする。この場合には p_i は容易に計算でき、

$$p_i = p_0 (\lambda/\mu)^i M!/(M-K)! \quad (式7)$$

を得る。ただし、 $0 \leq i \leq M$ とする。ここで、

$$p_0 = \left[\sum_{i=0}^M (\lambda/\mu)^i M!/(M-K)! \right]^{-1} \quad (式8)$$

である。ここで、 M はプロセッサ数と考えれば、スループットは到着しつつある客の平均人数となり、

$$TH = M - \sum_{i=0}^M i p_i \quad (式9)$$

として得られる。MUGENの場合、これが各クラスタに適用されるから、クラスタ数を k とすれば、 p_0, p_i の式でそれぞれ $M \leftarrow M/k$ とおいて得られる p_i を用いて、

$$TH = M/k \sum_{i=0}^{M/k} i p_i \quad (式10)$$

として計算できる。これらの式で $\lambda=0.1, \mu=1$ として得られるスループットはシミュレーション言語G P S S を用いて得られたスループットに良く一致する(図12)。シミュレーションではサービス率 $\mu=1$ (一定)としているが、両者のスループットは殆ど一致し、シミュレーションモデルをM/M/1//Mで近似できることが分る。




図12. 待ち行列を用いた単一バスのスループット




図13. 待ち行列を用いたクラスタのスループット

5. 3. 期待値モデルによる性能評価

Bhandarikar^[4], Hoogendoorn^[5]らはマルコフモデルを用いてマルチプロセッサの性能評価を行ない厳密解を得ている。しかし、このアプローチでは構成要素の数が増すに従って状態方程式の解を求めるのが困難になる。従ってより簡便な解法が望まれる。ここではプロセッサの状態を処理、待ち

の2つに限定し、期待値を用いてスループットの解析を行なうこととする[2][3]。

まず単一バスを以下のようにモデル化してスループットを求める。競合がない状態でプロセッサがメモリ要求を出してから1回のメモリアクセスを完了するのに要する時間を単位時間とし、1個のプロセッサ上で単位時間で完了する仕事を単位仕事と定義する。また、プロセッサが取り得る状態を処理(P-state)、共有メモリへのアクセス(T-state)の2つに限定する。メモリ競合による待ち状態はT-stateに含まれるものとする。この様にプロセッサの状態を2つに限定することにより、各プロセッサが単位時間当たりに共有メモリへアクセスする確率をmとすれば、プロセッサ数がPであるとき単位時間当たりn台のプロセッサがメモリアクセス要求を出す確率 $P_s(P, n)$ は、次の二項分布に従うとみなせる。

$$P_s(P, n) = {}_P C_n m^n (1-m)^{P-n} \quad (式11)$$

上式において、 $1 < i \leq P$ の $P_s(P, i)$ は i 個のプロセッサによりバスが要求される確率であるので、単位時間当たりこの内1つのプロセッサがバスを占有してメモリアクセスを行ない、残る($i-1$)プロセッサはバス空き待ちの状態を通過して、順次メモリアクセスを行なう。従って、単位時間当たりにバス空き待ちの状態に遷移するプロセッサ数の期待値は、

$$h_s = \sum_{i=2}^P (i-1) {}_P C_i m^i (1-m)^{P-i} \quad (式12)$$

であるので、 h_s 個のプロセッサが順次バス占有待ち状態に入り、これを完了するまでの時間は h_s 単位時間である。即ち、バス競合により単位仕事当たり h_s 単位時間だけ余分に処理時間がかかることになる。つまり P 単位仕事が单一バスでは $(1+h_s)$ 単位時間で終了すると考えられる。従って、单一バスのスループット $T H_s$ は、

$$T H_s = P / (1 + h_s) \quad (式13)$$

となる。

次に、クラスタ式について検討する。单一バスと同様にして、1個のプロセッサが単位時間当たりにメモリアクセス要求を行なう確率をmとし、メモリアクセス要求を行なったときにそれがクラスタ外の共有メモリへのアクセスである確率を m' とする。MPのサービス時間は単位時間に等しいとする。また、他クラスタからの要求はクラスタ内の要求より優先順位が高いものとする。このとき単位時間当たりにバス占有待ちに遷移するプロセッサの期待値は1クラスタに付き、

$$C_c = \sum_{i=2}^{P/k} (i-1)^{P/k} {}_k C_i m^i (1-m)^{P-i} \quad (式14)$$

となる。またMPの占有待ちに遷移するプロセッサの期待値は、

$$C_M = \sum_{i=2}^k \sum_{j=2}^i (j-1)_k C_i m_a^i (1-m_a)^{k-i} \\ \times {}_i C_j m'^j (1-m)^{i-j} \quad (式15)$$

となる。ここで m_a はクラスタ内で少なくとも1個のプロセッサが共有メモリを要求する確率である。即ち、

$$m_a = 1 - (1-m)^{P/k} \quad (式16)$$

この場合、バス占有待ちのプロセッサが1回のメモリアクセスに要する時間の期待値は、

$$h_c = (1 + C_c) (1 + 2m' (1 + C_M)) \\ \times (1 + C_c p/k) \quad (式17)$$

である。ただし、pはMPに少なくとも1個のプロセッサがサービス要求を行なっている確率である。即ち、

$$p = 1 - \sum_{i=0}^k (1-m')^i {}_k C_i m_a^i (1-m_a)^{k-i} \quad (式18)$$

である。以上によりクラスタ式のスループットは、

$$T H_c = P / h_c \quad (式19)$$

式13及び式19をグラフ化すればそれぞれ図14、図15の様になる。

单一バスに対する期待値モデルでは、バス要求を行なっているプロセッサ数の期待値が1の付近を除けばシミュレーション値との誤差が10%程度の良い近似が行なえることが分かった。シミュレーションとの誤差はシステムが常に平均的な状態にあると仮定していることに起因する。より良い近似を行うためには各状態にあるプロセッサ数の変動を考慮する必要がある。このモデルではクラスタ間のインタラクションが存在するときも容易にスループットを求めることができ、近似解法として優れていると思われる。クラスタ式の場合には、单一バスよりも多くのプロセッサが存在しないと平均的な状態にならないため、ある程度プロセッサが多いときシミュレーション値にはば一致する。

このモデルではプロセッサの状態を2つに限定したことにより、隣接プロセッサ間に通信リンクが存在するときでも、共通メモリと通信リンクの使用確率を考えることにより、こ




図14. 期待値を用いた単一バスのスループット




図15. 期待値を用いたクラスタのスループット ($m=0.1$)

の手法を容易に適用することができる。

6. まとめ

バス結合マルチプロセッサについて結合のコスト及び価格性能比を定義し、クラスタ分けにより価格性能比の良いマルチプロセッサシステムが構築できることを示した。クラスタ分けの手法を用いた試作機MUGENについて概説し、その高級言語para-Cについて説明した。さらに、単一バスとクラスタの理論的な性能解析を行ない、シミュレーション値との比較検討を行なった。その結果、 $M/M/1//M$ 待ち行列による解析は非常に有効であることが分かった。ただし、クラスタ式に適用した場合、待ち行列網が複雑になり、解析が困難となる。期待値を用いた性能解析はより簡便であるが、期待値に重み付けを行うなどの改良の余地がある。今後は試作機の改良やOSの設計を含むシステム全般のより詳細な研究が望まれる。

〈謝辞〉 日頃、御指導戴く東北大学奈良久教授並びに中村維男助教授に深く感謝致します。

参考文献

- [1] 中津川他：「並列計算機MUGENにおける並列処理言語」，昭和61年度信学総合全大，1481。
- [2] 鈴木他：「バス結合マルチプロセッサのスループットの近似解法」，信学論，J69-D, No.7, pp.1127-1130(昭61-7)。
- [3] 増山：「バス結合マルチプロセッサシステムとそれらのスループット比」，信学論，J69-D, pp.264-267(昭61-2)。
- [4] D.P.Bhandarcar : "Analysis of memory interference in multiprocessors," IEEE Trans. on Comput., vol.C-24, pp. 897-908, Sep. 1975.
- [5] C.H.Hoogendoorn : "A general model for memory interference in multiprocessors," IEEE Trans. on Comput., vol.C-26, pp. 998-1005, Oct. 1977.
- [6] 堀口他：「マルチプロセッサによる並列ソーティング」，東北大通研シンポジウム, pp.63-68(昭60-8)。
- [7] 中田他：「クラスタ方式を用いた共有メモリ型並列処理システムの試作」，情處第30回全大，5B-3。
- [8] 高木他：「クラスタ式マルチプロセッサのシステムソフトウェア」，情處第33回全大，4C-6。
- [9] Chita R.Das : "Bandwidth Availability of Multiple-Bus Multiprocessors," IEEE Trans. on Comput., Vol.C-34, pp. 918-926, Oct. 1985.
- [10] 黒川他：「結合問題」，情報処理，Vol.27, pp. 1005-1021(昭61-9)。
- [11] 情報処理振興事業協会(編)：最新Ada基準文法書，bit別冊，共立出版(1984)。
- [12] 高橋：「並列処理のためのプロセッサ結合方式」，情報処理 Vol.23, pp.201-209.
- [13] Peter Wegner AND Scott A. Smolka : "Processes, Tasks, and Monitors : A Comparative Study of Concurrent Programming Primitives," IEEE trans. on Software Eng. , Vol. SE-9, No.4, July 1983.
- [14] L.Kleinrock : "Queueing Systems Volume I : Theory," John Wiley & Sons, Inc. (1975).