

ニューラルネット向きプログラム 可能論理演算装置について

PROGRAMMABLE LOGIC UNITS

FOR THE NEURAL NET

吉 岡 良 雄
Yoshio YOSHIOKA

岩手大学・工学部・情報工学科，盛岡市
Department of Computer Science, Faculty of Engineering,
Iwate University, Morioka-shi 020 Japan.

あらまし 従来から提案されている演算用のプログラム可能論理演算装置 (PLU) について，その考え方を説明している。そして，そのような考え方に基づいて，ニューラルネット向きの PLU を提案している。この PLU における神経回路にはアナログ神経回路を採用している。また，アソシアトロンとパーセプトロンが混在した多層のニューラルネットであるため，実際の神経（あるいは脳）に近い処理が期待できる。しかしながら，学習の方法などが今後の課題である。

Abstract The programmable logic unit (PLU) has been proposed for the processing in memory type hardware in the previous paper. On the base of this idea, this paper proposes the PLU for the neural net, whose element is an analogue type circuit. Being constructed as the multi-layer type net combining the associatron and the perceptron, the proposed PLU will be expected the processing of the real neural (or brain).

1. まえがき

ノイマン型計算機は，高集積化技術の発達や応用プログラムの開発などによって急速に発展した。さらに，このタイプの計算機が急速に発展した要因の一つは，処理アルゴリズムが逐次的に進むので考え易いこと・汎用性が高いことなどから，算術演算ばかりではなく種々の方面に応用されたことが上げられる。そして，画像処理や信号処理などのデータ処理分野の拡大に対して，計算機の処理速度向上や並列処理技術の要求が増々高まってきた。最近では，大規模集積回路 (LSI) 技術の発展や 3 次元 LSI 技術の開発などによって，このような並列処理が自然に受け入れられるようになってきた。さらには，従来からある神経回路網 (ニューラルネット) も LSI 技術の発達によって容易に実現できるようになってきたので，この処理アルゴリズムが最近各所で急速に議論されるようになってきた^{[1]-[3]}。このようなニューラルネットは，コネクションマシン^[4] やプログラム可能論理演算装置 (PLU: Programmable Logic Unit)^{[5][6]} などのような超並列処理マシンと考えることがで

きる。ここで，PLU は中央処理装置 (CPU) からのプログラムによって演算回路をダイナミックに変えて，演算データの格納と結果データの読み出しだけで処理を進める装置である。そして従来の逐次型 (ノイマン型) 計算機のもとで，バック・エンド・プロセッサあるいはプロセッシング・イン・メモリとして動作する。

本報告では，このような PLU の処理概念を述べ，ニューラルネット向きの PLU について議論を進める。まず，第 2 章では，PLU の提案動機と演算用 PLU シミュレータにおけるプログラム例を示して，PLU の処理概念について述べる。次に，第 3 章ではニューラルネットとしての PLU の構成や動作を説明する。

2. プログラム可能論理演算装置 (PLU)

本章では，プログラム可能論理演算装置 (PLU) の提案動機を示し，Hillis の提案している "Connection Machine" との違いについて述べる。次に，演算用 PLU シミュレータのプログラム例を示して，PLU の処理概念について述べる。

2.1 PLUの提案動機

高速フーリエ変換装置やデジタルフィルタなどの処理装置は電子回路素子で構成され、素子のゲート遅延時間レベルで演算が可能な専用処理装置である。このため非常に高速である。しかし、このような装置は汎用性に欠け高価なものになる。一方、このような装置の処理を従来の逐次型のプロセッサ(CPU)を用いて、逐次的なプログラムで表現することも可能である。この場合、融通性や汎用性は高いが高速性に欠ける。前者の専用装置では、一連の処理をハードウェア空間上に展開して処理を行っているため、処理の時間的なパイプライン型並列性および空間的なマルチプロセッサ型並列性が引き出され、処理の高速化が図れる。また、この処理を時間軸上に展開して逐次的に処理を進める方法が後者であり、ノイマン型の計算機はこれに属する。すなわち、時間を犠牲にしているといえる。従って、処理の高速化と汎用性を兼ね備えるためには、一連の処理をハードウェア空間上に展開して、かつこのハードウェアをプログラム可能にしなければならないことが分かる。プログラム可能論理演算装置(PLU: Programmable Logic Unit)は、このような理由から提案されたものである。さらに、このPLUの処理方式は、トークンなどによって処理開始の同期をとるのではなく、非同期かつアナログ的に処理を進める静的な垂れ流しのデータフロー処理である。

このようなPLUを用いた計算機は、図1に示すように、メイン計算機からメモリと同じようにアクセスし、制御することができる。すなわち、PLUに演算データ群 x 、処理プログラム(操作)群 f とプログラム定数 a が書き込まれた後、素子のあるゲート遅延時間後にその処理結果群 y を読み出す。従って、PLUはメインの計算機のメモリに処理や演算機能を持ったプロセッシング・イン・メモリの装置であるといえる。このようなPLUの特徴を、この考えに似ている装置である"Connection Machine (CM)"と比較しながら示すならば以下のようなになる。

(a).処理要素(処理セル): PLUにおける各処理セルは、記憶部に相当するレジスタと演算を行う処理部からなっており、処理部は基本的にワイヤードロジックである。しかし、高い演算機能を必要とする場合、処理部にプロセッサを用いる。これに対して、CMでは1ビット処理用のプロセッサと4Kビットのメモリからなるプロセッサ/メモリが1単位の処理セルである。

(b).処理セル間の通信機能: PLUの処理セル間の結合は、メインの計算機からの処理プログラムのマッピングによって構築される。従って、PLUでは基本的に処理

セル間の通信機能を持たない。一方、CMの処理セル間は、Boolean n-cube 構造のパケット交換網で接続され、適応ルーチングによって動的なデータ通信が行われる。

(c).処理目的: PLUは主に高速演算用を目的としているが、処理アルゴリズムを考慮すれば人間の思考や神経の処理などに適応できる。一方、CMは、主にLISPやPrologなどの知識処理を目指している。

このようにPLUとCMを比較すると、非常に異なっていることが分かる。

2.2 PLUシミュレータ

まず、PLUシミュレータのPLU構造は、図2に示すものを取り上げる。このような構造は、コンパイラにおいて入力データ部(DR: Data Register)への変数の割り当てや命令部(IR: Instruction Register)へのプログラムのマッピングが容易である。

つぎに、PLUシミュレータはマイクロプロセッサMC6809で作成し、共有メモリを介してHOSTコンピュータであるパーソナルコンピュータFM77AVのメモリ上に配置されている。すなわちパーソナルコンピュータFM77AVは、メモリ管理レジスタ(MMR)によって\$00000~\$3FFFFのメモリ空間をもっている。そしてメインCPU(MC6809)からは、\$0000~\$FFFFの64KBのメモリ空間内において、4KB単位のウィンドウの形でこれらのメモリ空間をアクセスすることができる。通常のプログラムは\$30000~\$3FFFFで実行し、PLUシミュレータは\$20000~\$2FFFFのメモリ空間内で図2に示すPLUをシミュレートしている。メインCPUのメモリ空間でのPLUシミュレータのアドレスは、256個のデータレジスタを\$8000~\$83FFに、1792ステップの命令レジスタを\$8400~\$9FFFになっている。そして、このPLUには表1に示す命令などがある。さらにメインの計算機が実行するプログラム空間は\$6000~\$7FFFの2048ステップであり、配列やメッセージデータなどのデータ領域は\$A000~\$BFFFである。ここで、メインの計算機では表2に示す命令を実行する。

このようなPLUシミュレータによって作成したプログラム例を図3と図4に示す。図3におけるPLUでの演算は図5のようになり、並列に演算が行われていることが分かる。そして、この場合、PLUでの演算時間は演算時間をもっとも長くかかる除算の演算時間とPLU内のゲート遅延時間 Δ の和で与えられる。ただし、演算時間 $\gg \Delta$ であることが必要である。従って、メイン計算機の"wait"命令での待ち時間はほぼこの和である。ま

た、図4のプログラム例のように、PLUではメイン計算機の処理に関係なくすべての演算が並列に行われているので、“if”文の条件によってそれぞれに対応する演算を進めるよりもむしろすべての演算を行ってから結果を条件によって取り出す方がよい。

以上に示したプログラム例から、PLUを用いた計算機の処理には次のことが要求される。

- (1). ループ文のように、メイン計算機の介入が多くなるようなマッピングは避け、ループ文を展開してマッピングする必要がある。
- (2). メイン計算機は、PLUに演算データを格納してから結果を得るまで待たなければならないので、メイン計算機のスループットを上げるためにマルチプログラミング手法を導入する必要がある。なおこの待ち時間はコンパイル時に並列演算や演算時間から計算して“wait”命令のオペランド“time”にセットする。
- (3). PLUを利用したプログラム作成は、PLUの動作を十分理解していなければ、PLUの特徴を引き出すことができない。そこで、高速フーリエ変換(FFT)などのようによく利用されるプログラムについては、プログラムパッケージとして提供されることが望ましい。

以上、PLUの提案動機を示し、PLUシミュレータにおけるプログラム例を示してPLUの処理概念を述べてきた。

3. ニューラルネット向きPLU

本章では、2章で述べたPLUの提案動機にしたがったニューラルネット向きのPLUを提案する。

3.1 ニューラルネット向きPLUの構成

電気神経回路(Electronic Neuron Circuit)は、図6に示すようになる。すなわち、他のニューロンとの接続の大きさを決める抵抗部(シナプシス)、入力信号のある関数に従って処理するオペアンプ部(神経セル)、出力信号を他のニューロンに送る抵抗部(軸索)からなる。この例としてはHopfield^[1]のニューロンモデルがあり、これはアナログ的に動作する神経回路モデルである。そして、これが網状に接続されたものがニューラルネットである。この回路網を参考に、PLUのように構成すると図7のようになる。この図はニューラルネットの1層分が示されており、結合部(Connecting Point)には、図8に示すように、他の神経回路との結合の強さ $s_{\{p\}}$ および $w_{\{p\}}$ を格納するレジスタ(CR: Connec

tion Register)がある。このレジスタは、図2における命令レジスタに対応するものであり、メイン計算機のデータバスに接続されてメモリとしてアクセスされる。また、入力部(IDR: Input Data Registers)と出力部(ODR: Output Data Registers)もメイン計算機のデータバスに接続されIRと同様メモリとしてアクセスされる。なお、図7ではアナログ神経回路を取り入れているが、オペアンプ部にプロセッサを配置してデジタル処理を行うことも考えられる。

このようなニューラルネット向きPLUは、次の2つの機能を持っている。すなわち、結合の強さ $w_{\{p\}}$ のすべてがゼロである場合、多層のパーセプトロンとなる。また、 $i = k$ を除く結合の強さ $s_{\{p\}}$ のすべてがゼロである場合、多層のアソシアトロンとなる。従って、このPLUは、多層のパーセプトロンとアソシアトロンが混在したニューラルネットであるといえる。

このように提案当時のPLUの演算器の機能の推移を考えると、図9に示すように推移している。すなわち、2章で示した演算用PLUはもっとも演算機能が高く、ニューラルネット向きPLUはもっとも演算機能が低いといえる。

3.2 学習の方法

図7に示す m 層の神経回路の一つをもう少し具体的にその構成を示すと図10のようになる。この神経回路における関係式は、次式で与えられる。

$$\begin{aligned} & \frac{d}{dt} U_{\{m\}} \cdot C \\ &= \sum_j \{w_{\{p\}} V_{\{m\}} - |w_{\{p\}}| U_{\{m\}}\} R \\ &+ \sum_k \{s_{\{p\}} V_{\{m-1\}} - |s_{\{p\}}| U_{\{m\}}\} R \end{aligned}$$

ここで、 $U_{\{m\}}$ および $V_{\{m\}}$ は、 m 層神経回路のオペアンプ入力電圧および出力電圧である。また、 $w_{\{p\}}$ ($-1 \leq w_{\{p\}} \leq 1$) は同じ層の神経回路 j の出力との結合の強さであり、 $s_{\{p\}}$ ($-1 \leq s_{\{p\}} \leq 1$) は前層 $m-1$ の神経回路 k の出力との結合の強さである。さらに、オペアンプの伝達関数を $A(U_{\{m\}})$ とすれば、 $V_{\{m\}} = A(U_{\{m\}})$ となる。従って、この回路の安定状態($dU_{\{m\}}/dt = 0$)における n 個の関係式から、この層の神経回路の入力信号 $V_{\{m-1\}}$ ($1 \leq k \leq n$)に対する出力信号 $V_{\{m\}}$ を求めることができる。

この関係式を各層に適用すれば、 N 層からなるPLU

におけるデータレジスタ部からの出力信号 $V_k^{(0)}$ ($1 \leq k \leq n$) に対する N 層の神経回路からの出力信号 $V_i^{(N)}$ が求められる。従って、標準データ $\{V_1^{(0)}, V_2^{(0)}, \dots, V_n^{(0)}\}$ に対する望ましい出力データを $\{O_1, O_2, \dots, O_n\}$ とおけば、エラー

$$E_p = \frac{1}{2} \sum_i (V_i^{(N)} - O_i)^2$$

が最小になるように、神経回路間の結合の強さ $s_{ij}^{(p)}$ および $w_{ij}^{(p)}$ の値を変化させる。これによって、標準データの学習が可能となる。しかしながら、実際には、非常に多くのパラメータを変化させなければならないので、あるアルゴリズムに従った学習方法を提案しなければならないと思われる。このアルゴリズムについては、今後の課題としたい。なお、このような学習の処理は、メイン計算機が行う。

3.3 簡単な PLU シミュレータの構成

2.2 に示した PLU シミュレータと同様の方法で、図 7 に示す PLU のニューラルネット層が 1 層の場合におけるシミュレータの構想（現在作成中である）について以下に述べる。2.2 に述べた PLU シミュレータと同様、以下のようにメイン計算機の番地を割り当てる。すなわち、\$8000~\$803F を 64 個の入力データレジスタ部、\$8040~\$807F を 64 個の出力データレジスタ部、\$9000~\$9FFF を 64×64 個の結合の強さ s_{ik} の格納部、\$A000~\$AFFF を 64×64 個の結合の強さ w_{ij} の格納部とする。

以上、ニューラルネット向き PLU の構成を提案し、現在作成中の簡単なシミュレータの構想を示した。今後はこれをもとにもっとニューラルネット向き PLU の有効性の議論を進める予定である。さらに、もっと高度な PLU シミュレータの作成を行い、VLSI による実現を試みたい。

4. まとめ

従来から提案されている演算用のプログラム可能論理演算装置 (PLU) について、その考え方を説明した。そして、そのような考え方に基いて、ニューラルネット向きの PLU を提案した。この PLU における神経回路にはアナログ神経回路を採用した。また、アソシアトロンとパーセプトロンが混在したものであるため、実際の神経（あるいは脳）に近い処理が期待できる。しかしながら、学習の方法が今後の課題である。今後、これら

の PLU シミュレータを通して、このような PLU の VLSI 化を試みたい。

【参考文献】

- [1]. Hopfield, J.J. and Tank, D.W.: "Computing with neural circuits: A model," Science, Vol.233, pp.625-633, Aug. 1986.
- [2]. Graf, H.P., Jackel, L.D., and Hubbard, W.E.: "VLSI implementation of a neural network model," Computer, 3, pp.41-49, March 1988.
- [3]. Widrow, B. and Winter, R.: "Neural nets for adaptive filtering and adaptive pattern recognition," Computer, 3, pp.25-39, March 1988.
- [4]. Hillis, W.D.: "The connection machine," the MIT press, 1985.
- [5]. 吉岡: "メモリステップにプログラム可能な演算機能をもつメモリ装置の提案", 信学論(D), J66-D, 10, pp.1153-1160, (1983-10).
- [6]. 吉岡: "プログラム可能論理演算装置を用いた計算機の実現性について", 信学論(D), J69-D, pp.1246-1255, (1986-09).
- [7]. 吉岡: "プロセッシング・イン・メモリに基づくプログラム可能論理演算装置について", データフロッワーショップ, pp.175-182, (1987-10).




図1 プログラム可能論理演算装置 (PLU) の概念




図2 演算処理に適するPLUの構成例

```

stno addr main ins addr plu ins  souce program
0001                                     ' Test program 1
0002                                     dimension a(100)
0003                                     dimension b(100)
0004                                     dimension u(100)
0005                                     dimension v(100)
0006                                     dimension x(100)
0007                                     dimension y(100)
0008 6000 F0200006 read n
0009 -----
0010 6004 81070008 for i=1,n
      6008 92006010
      600C 82080708
      6010 90080506
      6014 92006038
0011 6018 88000809 t1=a(i)
0012 601C 8801080A t2=b(i)
0013           8400 03090A0B t3=t1+t2
0014           8404 04090A0C t4=t1-t2
0015           8408 05090A0D t5=t1*t2
0016           840C 06090A0E t6=t1/t2
0017 6020 E0000000 wait
0018 6024 890B0208 u(i)=t3
0019 6028 890C0308 v(i)=t4
0020 602C 890D0408 x(i)=t5
0021 6030 890E0508 y(i)=t6
0022 6034 9200600C endfor
0023 -----
0024                                     end

```

図3 配列を用いたプログラム例1

```

stno addr main ins addr plu ins  source program
0001                                     ' Test program 2
0002 6000 F14DA000 write "a = "
0003 6004 F0200000 read a
0004 6008 F14DA00A write "b = "
0005 600C F0200001 read b
0006 6010 F14DA014 write "c = "
0007 6014 F0200002 read c
0008 -----
0009           8400 05010103 a1=b*b
0010           8404 05000204 a2=a*c
0011           8408 05050406 a3=4*a2
0012           840C 04030607 a4=a1-a3
0013           8410 08070809 a5=a4//2
0014           8414 040A010B a6=-b
0015           8418 030B090C a7=a6+a5
0016           841C 040B090D a8=a6-a5
0017           8420 0508000E a9=2*a
0018           8424 060C0E0F x1=a7/a9
0019           8428 060D0E10 x2=a8/a9
0020           842C 040A0711 aa=-a4
0021           8430 08110812 ab=aa/2
0022           8434 060B0E13 y1=a6/a9
0023           8438 06120E14 y2=ab/a9
0024 6018 E0000000 wait
0025 -----
0026 601C 9007040A if a4>=0
0027 6020 92006038 then
0028 6024 F14DA01A write "#nx1 ="
0029 6028 F120000F write x1
0030 602C F14DA024 write "#nx1 ="
0031 6030 F1200010 write x2
0032 6034 92006048 else
0033 6038 F14DA02A write "#ny1 ="
0034 603C F1200013 write y1
0035 6040 F14DA030 write "#ny2 ="
0036 6044 F1200014 write y2
0037 -----
0038 6048 F14DA036 endif
0039 604C FFFFFFFF write "#n"

```

図4 2次方程式の根の計算プログラム例2

表1 PLUの命令の一部

| 命令コード | 意味 |
|----------|-------------------------|
| 01xx00zz | $X \rightarrow Z$ |
| 0200yyzz | $Y \rightarrow Z$ |
| 03xxyyzz | $X + Y \rightarrow Z$ |
| 04xxyyzz | $X - Y \rightarrow Z$ |
| 05xxyyzz | $X * Y \rightarrow Z$ |
| 06xxyyzz | $X / Y \rightarrow Z$ |
| 07xxyyzz | $X^y \rightarrow Z$ |
| 30xx00zz | $\sin(X) \rightarrow Z$ |
| 31xx00zz | $\cos(X) \rightarrow Z$ |
| 32xx00zz | $\tan(X) \rightarrow Z$ |

尚、xx,yy,zzはそれぞれ変数X, Y, Zに対応するレジスタ番号である。

表2 メイン計算機の命令の一部

| 命令コード | 意味 |
|----------|-----------------------|
| 81xx00yy | $X \rightarrow Y$ |
| 82xxyyzz | $X + Y \rightarrow Z$ |
| 83xxyyzz | $X - Y \rightarrow Z$ |
| 88xxyyzz | $X(Y) \rightarrow Z$ |
| 89xxyyzz | $X \rightarrow Y(Z)$ |
| 90xxccyy | 比較とスキップ |
| 9200addr | goto addr |
| 9300addr | call addr |
| 94000000 | return |
| E000time | wait |
| F02000aa | read A |
| F12000aa | write A |
| F14Daddr | write "message" |
| FFFFFFFF | program end |

尚、xx,yy,zzはそれぞれ変数X, Y, Zに対応するデータレジスタ番号である。また、ccは条件コードであり、00(=), 01(≠), 02(>), 03(<), 04(≥), 05(≤)である。さらに、“wait”命令のオペランド“time”は、PLUでの演算を待つためのメイン計算機の待ち時間である。




図5 PLUでの演算におけるタイムチャート




図6 電気神経回路




図7 ニューラルネット向きPLU




図8 結合の強さ $s_{ik}^{(m)}$ および $w_{ij}^{(m)}$ を格納するレジスタの構成




図9 PLUにおける演算機能の推移




図10 図7における神経回路iの概念図