

# 計算機アーキテクチャの昨日、今日、明日

富田眞治  
京都大学工学部情報工学教室

プロセッサアーキテクチャの歴史をたどり、犯した誤りを回顧しつつ、日本でのアーキテクチャ研究の問題点を考え、今後の研究課題を整理する。

## Perspective on Computer Architecture

Shinji Tomita  
Dept of Information Science, Kyoto University

### 1 プロセッサアーキテクチャの歴史：温故知新

年代	トピックス	技術上の制約
1950年代	E D S A C アキュムレータマシン 超R I S Cの誕生 コアメモリ	素子数
1960年代前半	B 5 5 0 0 スタックマシン A L G O L 指向 I B M 3 6 0 、マイクロプログラム制御方式 互換性、ファミリシリーズ、エミュレーション G E 6 4 5 仮想記憶 M U L T I C S 、T S S	メモリ容量 コンパイル技術 メモリ速度 演算系>>メモリ系 アセンブリ言語
1960年代後半	I B M 3 6 0 / 9 1 、C D C 6 6 0 0 命令パイプライン方式、O U T - O F - O R D E R 実行 不正確な割り込み C D C 6 6 0 0 : ロードストアアーキテクチャ I B M 3 6 0 / 8 5 キャッシュメモリ（半導体メモリ）	
1970年代前半	マイクロプロセッサの誕生（4 0 0 4 、8 0 0 8 ） 半導体メモリの高速化と大容量化 I B M 3 7 0 仮想記憶 書換え可能制御記憶：カメレオンマシンB - 1 7 0 0 F o r t r a n 、C o b o l マシン ユニバーサルマシンQ M - 1 高級言語マシン：超超C I S C	コンパイラ技術

	直接実行型、間接実行型、構文指向型 関数型言語 APL	ソフトウェア危機
	主張：コンパイラがいらない 高級言語レベルでのデバッグ セマンチックギャップを埋める	
1970年代後半：	VLIW方式の提案（京大、FPS、エール大） データフロー方式の提案	
	ペクトルプロセッサ CRAY-1	
	超CISCコンピュータ VAXシステムの誕生	
	直交型命令体系	
	HEP：共有パイプライン（マルチスレッド）	
1980年代前半：	RISCの台頭	メモリ系と演算系：
	1チッププロセッサ	同一速度
	高級言語とコンパイル技術	チップ面積の制約
	パイプラインの制御：コンパイル時	配線層、ピンネック
1980年代後半：	スーパースカラ方式の諸提案	演算器数
1990年代前半：	1チップペクトルプロセッサ	キャッシュ容量
	64ビットスーパースカラプロセッサの商用化	配線層
	DECα、PA、VR4400、	チップ間転送速度
	CISCの巻き返し：IntelのPentium	
	マルチプロセッサ対応	

## 2 プロセッサーアーキテクチャの分類と現状

### (1) 分類

① 静的／動的ハザード検出

動的：ビギービットとインタロック機構必要

静的：NOP命令

② 命令発行／終了

順発行／乱発行

順終了／乱終了

- 亂終了：マルチポートメモリ必要

- 亂発行

Interlock (順発行)

Thorntonのアルゴリズム：フロー依存、逆依存解消

演算装置への待ち合わせ機構（連想記憶）必要

Tomasuloのアルゴリズム：フロー依存、逆依存、出力依存解消

演算装置への待ち合わせ機構とレジスタでの連想記憶が必要

レジスタリネーミングのハードウェア化

投機的実行の是非：分岐命令を越えた命令の実行終了

複雑な、復旧可能なレジスタ構成が必要

③ 命令の発行方式

スカラー（スーパーパイプライン）

スーパスカラ

命令の並びと演算器間で多対多の結合網必要

V L I W

長命令内にN O P操作

## (2) 現状

### ①スーパスカラ方式

2~4命令多重

順発行乱終了スーパスカラ

整数+浮動小数点演算

### ②V L I W方式

現状:

富士通V P P 5 0 0など、科学技術計算分野

## 3近未來のプロセッサーアキテクチャ：日本が主導権を取らなくては！

技術的制約の仮定

- ・単一プロセッサでキャッシュ容量は充足
- ・R O MとR A M速度は同一
- ・マルチプロセッサまでは集積できない
- ・通信・メモリレイテンシの増大

### ①スーパスカラ方式

キャッシュメモリの増強

整数演算系の強化←ビジネス応用、

命令多重度の向上

乱発行の採用

投機的実行の採用

マルチスレッド（キャッシュのワーキングセット小）

### ②V L I W方式

長命令N O P：遅延サイクル数の導入で解消

マルチスレッドV L I Wでの遅延サイクルの利用

N O P命令のエンコードによる長命令の圧縮

遅延操作

2タイプの命令（短、長）：2レベルマイクロプログラム制御と類似

### ③1チップベクトルプロセッサ

データ供給系のバンド幅

仮想演算パイプライン：回帰演算の高速化

### ④C I S Cプロセッサの復活

制御記憶とキャッシュのオンチップ化

非直交型で高機能命令の水平マイクロプログラムでの実行

### ⑤ユーザ特化プロセッサ

汎用プロセッサ+ユーザ向けオンチップ特殊演算機構

マルチメディア対応

### ⑥超並列処理対応

処理と通信・メモリ系との分離並列処理  
メモリ／通信レイテンシの削減  
局所性の利用  
OSのオーバヘッド削減、ハードウェア支援  
キャッシング制御：データ属性に基づくプロトコル切り替え  
キャッシングを前提とした同期機構  
プリフェッチ  
メモリ／通信レイテンシの隠ぺい  
マルチスレッド

#### 4 アーキテクチャ研究の問題点

- ・独創的なアーキテクチャの研究が少ないので？  
アーキテクチャ問題への明快な切口と概念形成・ネーミング能力が必要  
欧米研究を無批判に受け入れているのでは？  
シミュレーションによる「評価データ」のあるちまちまとした論文が多い  
質的変化のあるドラスチックなアイデアを出そう  
美的センスを大切にしよう
- ・国際的な場での発表と日本人論文の相互引用の活発化  
Hennessy&Pattersonの本の参考文献中（309件）日本人の論文数は1つ！
- ・実プロセッサさらには商用プロセッサをつくる努力が必要  
LSI化の困難さの克服  
メーカの経営戦略の問題、標準化  
商用プロセッサを開発しないなら、アーキテクチャ研究・教育は不必要？
- ・理論、言語、コンパイラ、OS、応用屋さんとの交流の欠如

#### 5 おわりに

1990年度より1993年度まで計算機アーキテクチャ研究会の主査をさせていただき、SWOPの育成などに力を入れてきた。九大村上和彰助教授、奈良先端大福田晃教授、九工大末吉敏則助教授、京大中島浩助教授、森眞一郎助手、NTT後藤厚宏氏など、関係各氏に感謝する。