

RHiNET/MEMONet ネットワークインターフェース用 コントローラチップ Martini の予備評価

渡邊 幸之介 ^{†1} 山本 淳二 ^{†2} 土屋 潤一郎 ^{†1} 田邊 昇 ^{†2} 西 宏章 ^{†2}
今城 英樹 ^{†3} 寺川 博昭 ^{†3} 上嶋 利明 ^{†3}
工藤 知宏 ^{†2} 天野 英晴 ^{†1}

^{†1} 慶應義塾大学 ^{†2} 新情報処理開発機構 ^{†3} 日立インフォメーションテクノロジー

RHiNET は分散配置された PC/WS を相互接続してクラスタを構築するネットワークのプロトタイプである。RHiNET のネットワークインターフェースには、PCI バスに接続する RHiNET/NI と、メモリスロットを利用する MEMONet がある。Martini は RHiNET/NI と MEMONet の両方をサポートする多機能ネットワークインターフェースコントローラであり、低レイテンシ高バンド幅な通信のためのハードウェア機構を備える。本論文では Martini がハードウェアでサポートする機能の予備評価について述べる。単純なリモートライト/リード機構は、2Gbps 近いバンド幅の転送を実現する。また、PIO 通信機構である BOTF 機構や AOTF 機構は、少量のデータを極めて低いレイテンシで転送する。

Preliminary Evaluation of Martini: the Network Interface Controller Chip for RHiNET/MEMONet

Konosuke Watanabe ^{†1} Junji Yamamoto ^{†2} Jun-ichiro Tsuchiya ^{†1} Noboru Tanabe ^{†2}
Hiroaki Nishi ^{†2} Hideki Imashiro ^{†3} Hiroaki Terakawa ^{†3} Toshiaki Uejima ^{†3}
Tomohiro Kudoh ^{†2} Hideharu Amano ^{†1}

^{†1}Keio University ^{†2}Real World Computing Partnership ^{†3}Hitachi Information Technology

RHiNET is a network which enables efficient parallel processing by connecting PCs distributed in one or more floors. There are two types of the network interface, RHiNET/NI, using PCI bus, and MEMONet, using memory slot as a connection port for the network interface card. Martini is a network interface controller chip which supports both of them. Its hardware provides a low latency and high bandwidth communication. This paper describes the preliminary evaluation of Martini's hardware supported functions. By executing common remote read/write functions by a hardwired logic, 2 Gbps bandwidth is achieved. Furthermore, short packet transfer using PIO functions, BOTF and AOTF, demonstrates the smaller latency than the traditional network interfaces.

1. はじめに

近年著しい性能向上を遂げているパーソナルコンピュータ (PC) やワークステーション (WS) は価格対性能比に優れた計算資源である。そこで、これら PC/WS を相互接続し、並列処理を行わせることで安価に大型計算機に匹敵する処理能力を実現する、クラスタコンピューティングが注目されている。

一般的な PC/WS クラスタは、集中配置した PC/WS を SAN (System Area Network) と呼ばれる高速な結合網で相互接続して構築する。これに対し、我々はオフィス等に分散配置された PC/WS を相互接続することでクラスタを構成し、潜在する余剰計算力を活用するアプローチを提案している。分散配置された PC/WS を相互接続してクラスタを構成するには、SAN 並の低いレイテンシと高いバンド幅

を持ち、かつ LAN 並のリンク長とトポロジの自由度を持つネットワークが必要となる。我々はこのようなネットワークのクラスを LASN (Local Area System Network) と呼び、研究・開発を行っている。

現在、LASN のプロトタイプとして RHiNET を開発中である。RHiNET では低レイテンシ高バンド幅の通信が要求されるため、我々は専用のネットワークインターフェースコントローラ “Martini” を開発している。

本稿では、Martini がハードウェアでサポートする通信機構について述べ、その性能の予備評価について述べる。

2. RHiNET

LASN のプロトタイプである RHiNET は、ネットワークインターフェースとネットワークスイッチ、およびホストとスイッチ間を接続する光インターフェース

ンで構成される。

現在開発中の RHiNET-2 では RHiNET-2/SW⁵⁾、RHiNET-3/SW²⁾、および NEC 製の Optical Interconnection IP (OIP) 用スイッチの OIP-SW が利用可能であり、それぞれ 1 ポート当たり 8Gbps、10Gbps、2Gbps のバンド幅を持つ。

ネットワークインターフェースには、PCI バスに接続されるタイプの RHiNET/NI と、メモリスロットに接続されるタイプの MEMONet⁶⁾ の 2 種類が存在する。PCI バスに装着する RHiNET/NI は、ノードとなる PC/WS を選ばないという特徴を持ち、一方メモリスロットを利用する MEMONet は、より高いバンド幅と極めて低いレイテンシでの通信が可能という特徴を持つ。

RHiNET のネットワークインターフェースは、現在、コントローラに CPLD を用いた RHiNET-2/SW 用のものが完成している。しかし、CPLD を用いたコントローラでは、RHiNET-2/SW の性能を十分に活かすことができず、更には RHiNET-3/SW に要求される、より低いレイテンシと高いバンド幅の通信を実現するのが困難である。

そこで、我々は、RHiNET-2,3/SW の要求に対して十分な処理能力を提供するネットワークインターフェースとして、RHiNET/NI である RHiNET-2/NI と、MEMONet のプロトタイプである DIMMnet-1 を開発している。これらネットワークインターフェースでは、より低レイテンシで高バンド幅なネットワークを実現すべく、コントローラに専用 ASIC “Martini”¹⁾ を用いる。

3. Martini

3.1 Martini の概要

Martini は $0.14\mu\text{m}$ プロセスの ASIC であり、コアプロセッサ、内蔵メモリ、強力なハードウェア転送機構、ホストとネットワーク双方に対する多様なインターフェースを備えたシステム LSI である。単純なリモートメモリのライト機構 (PUSH プリミティブ) とリード機構 (PULL プリミティブ) のみをハードウェアで高速処理し、それ以外の複雑な機構や生起率の低いイベントに対してはコアプロセッサに割込みをかけることで処理を代行させる。この機構により、基本性能を落とすこと無く柔軟な処理を可能とする。


PUSH/PULL プリミティブはメモリ間のコピーを伴わないゼロコピー通信であり、ユーザレベルでこれを実現するために、Martini は内部に独自の TLB を持ち、アドレス変換を行う。また、PUSH/PULL プリミ

ティブではデータ転送に DMA を用いているが、DMA 転送は少量のデータ転送時にはオーバヘッドが大きい。そこで Martini は少量のデータをより低いレイテンシで転送するために PIO 機構として Block On-The-Fly (BOTF) 機構と Atomic On-The-Fly (AOTF)⁴⁾ 機構を備える。

プリミティブ自体は、window と呼ばれる Martini 上のメモリ領域に対して必要な情報を書き込むことで起動する。

3.2 Martini のハードウェア構成

Martini のハードウェアは、細かなモジュール単位でバイオペライン化されており、各モジュールはコアプロセッサが詳細に制御可能である。ハードウェアはインターフェース部とコア部に大きく分かれる。Martini のブロック図を図 1 に示す。



3.2.2 コントロール部

コントロール部は Martini の制御を行う部分であり、ハードワイヤード処理部とコアプロセッサで構成される。

コアプロセッサは R3000 と命令互換の 32bit RISC であり、例外処理や PUSH/PULL プリミティブ以外の通信機構のネットワークインターフェース単体での実行に利用される。ハードワイヤード処理部と並列に動作することが可能な上、ハードワイヤード処理部の一部モジュールをステートレベルまで詳細に制御することができる。また、メモリとして 256kbyte のオンチップ SRAM を持つ。

ハードワイヤード処理部は、送信部、受信部、DMA 転送部、および AOTF 送信制御部で構成され、PUSH/PULL プリミティブの処理や BOTF/AOTF の処理、DMA 転送処理等をサポートする。送信部はパケットの送信処理を、受信部はパケットの受信処理を行い、両者は並行して処理可能である。また、両者とも細かくモジュール化されており、パイプライン的に動作するため、高い処理性能を発揮する。DMA 転送部は、送信部や受信部からの要求に基づき、PCII、DIMM メモリインターフェース、SWIF、コアプロセッサ用オンチップ SRAM の間での任意の組合せでの DMA 転送を制御する。AOTF 送信制御部は、極めて低いレイテンシで転送を行う AOTF 機構のために他の転送機構とは独立した機構として用意されている。

3.3 Martini の通信機構

3.3.1 PUSH プリミティブ

PUSH プリミティブは、自プロセスのメモリ領域を別ホストのプロセスのメモリ領域に転送する、リモートライト機構である。

PUSH プリミティブが起動すると、まず PUSH パケット発行側で Martini 内の TLB を参照し、転送するメモリ領域の仮想アドレスを物理アドレスに変換する。次に DMA 要求を発行して、物理アドレスの領域からネットワークに対してデータを DMA 転送する。

PUSH パケット受信側では、Martini 内の TLB を参照して、まず転送先の領域の仮想アドレスを求め、次にそのアドレスを物理アドレスに変換し、DMA 転送によってデータを書き込む。

DMA 終了後、指定があれば、PUSH パケット受信側のネットワークインターフェースによって PUSH プリミティブ完了を示すパケットが PUSH パケット発行側のホストへ転送され、PUSH プリミティブを起動したプロセスのメモリ領域の指定アドレスにフラグがセットされる。これにより PUSH プリミティブ完了を

プロセスが検知する。

3.3.2 PULL プリミティブ

PULL プリミティブは、別ホストのプロセスのメモリ領域を自プロセスのメモリ領域に転送する、リモートリード機構である。

PULL プリミティブが起動すると、PULL パケット発行側で受信領域や要求データ等の情報を含んだパケットが生成され、ネットワークへ送出される。

PULL パケット受信側では、Martini 内の TLB 参照により転送領域の仮想アドレスを取得し、さらに物理アドレスに変換する。次に DMA 要求を発行し、このアドレスから、データを PULLED パケットとしてネットワークへ DMA 転送する。

PULL パケット発行側では、PULLED パケットに書かれた受信領域を物理アドレスに変換し、そこへ DMA 転送で PULLED パケットのボディを書き込む。DMA 転送完了後は、PULL プリミティブを起動したプロセスのメモリ領域の指定アドレスに、PULL プリミティブ完了を示すフラグがセットされる。これにより PULL プリミティブの完了をプロセスが検知する。

3.3.3 Block On-The-Fly (BOTF) 機構

BOTF は、ホスト、ないしコアプロセッサがネットワークインターフェースに対して送信パケットを直接書き込むことでパケットを発行する PIO 通信機構である。少量のデータ転送における、低レイテンシな通信をサポートする。

BOTF では、window に対してフリット単位で送出パケットを直接セットし、BOTF 起動用の領域に書き込むことで、先に書き込んだ内容がパケットとして送出される。

3.3.4 Atomic On-The-Fly (AOTF) 機構

AOTF は、ホスト、もしくはコアプロセッサからの单一のメモリ書き込みでパケットを発行する PIO 通信機構である。転送できるデータは 1 フリットという制限があるが、BOTF よりも更に低いレイテンシでの通信をサポートする。

AOTF では、予めヘッダバッファと呼ばれる領域にパケットヘッダを格納しておき、AOTF 起動領域に対して値を書き込むことで、書き込みアドレスからヘッダバッファのアドレスが導出され、ヘッダが生成される。これに、AOTF 起動領域に書き込んだデータがボディとして付加されて、ネットワークへ送出される。

4. Martiniの予備評価

4.1 評価環境

評価はx86 Linux上でCadence社のVerilogシミュレータNC Verilog Simulator v3.20を用いて行い、PCIバスのシミュレーションモデルにSynopsys社のSmart Modelを利用した。

また、シミュレーション上でのホストの動作は、C++で記述した。これには、Verilogシミュレータ側からホスト上のプログラムを起動し、シミュレータとプログラムの間に通信路を形成して相互にやり取りを行うことで、ホスト上のプログラムをシミュレーションに組み込む、独自開発のライブラリを用いている。

4.2 評価条件

シミュレーションの評価条件を以下に示す。

- ネットワークスイッチ: RHiNET-2/SW
- ノード-スイッチ間の伝送遅延: 100ns
- PCIバス: 64bit/33MHz
- Martini動作周波数: 66MHz

上記環境で2台のホスト間でのデータ転送を行い、Martiniの通信性能を評価した。

4.3 PUSH/PULLプリミティブの評価

4.3.1 PUSHプリミティブの処理時間の内訳

あるホストでPUSHプリミティブを起動し別ホストの1024Byteのデータを転送した際の、PUSHパケットの発行側における処理時間の内訳を図2に、PUSHパケットの受信側における処理時間の内訳を図3に示す。




図2 PUSHパケット発行側の処理時間内訳

発行側では、windowに必要な情報を書き込み、その後kickアドレスに対して書き込むことでプリミティブが起動される。起動後は、TLBの参照によるアドレス変換等の処理が行われた後、PCIIからSWIFへのDMA要求が発行される。これと並行してパケットヘッダが生成され、DMAの要求が受け付けられるとヘッダはネットワークへ送出される。要求が発行されてからデータがネットワークに送出され始めるまでに1106.5nsを要している。




図3 PUSHパケット受信側の処理時間内訳

受信側では、まずパケットのヘッダが受信され、それを元にDMA要求が発行されてパケットのボディがホストのメモリへPCI経由でDMA転送される。ネットワークよりパケットヘッダが到着してから、有効なデータがPCIバス経由でDMA転送されるまでに908.7nsを要している。

これらより、PUSHプリミティブを起動してからリモートにデータが書かれ始めるまでのレイテンシは、ネットワークによる遅延を除くと約2.0μsとなる。ネットワークによる遅延は、RHiNET-2/SW内部の遅延が約300ns程度であり、伝送路による遅延は1mあたり5nsなので、20mの光インタコネクションでスイッチに結合した場合、500ns程度と見積られる。よって、ネットワークによる遅延も含めたPUSHプリミティブ発行からリモートでのデータ書き込み開始までのレイテンシは約2.5μsとなる。

4.3.2 PULLプリミティブの処理時間の内訳

あるホストでPULLプリミティブを起動し、別ホストから1024byteのデータを転送した際の、PULLパケットの発行側における処理時間の内訳を図4と図6に、PULLパケットの受信側における処理時間の内訳を図5に、それぞれ示す。




図4 PULLパケット発行側の送信処理時間内訳

発行側では、PULLプリミティブに必要な情報をwindowに書き込み、kickアドレスに対してデータを書くことで、PULLプリミティブが起動される。PULLパケットはボディを持たないので、TLBの参照によるアドレス変換等の処理が行われた後、ヘッダとテ

イラのみで構成される PULL パケットがネットワークに送出される。プリミティブを起動してからネットワークにパケットが送出されるまでには 842.5ns を要している。




図5 PULLパケット受信側の処理時間内訳

受信側では、PULLパケットのヘッダが受信されると、ヘッダの情報を元にPCIIからSWIFへのDMA転送を要求する。それと並行してPULLパケットへの応答パケットであるPULLEDパケットのヘッダが生成され、ボディのDMA要求が受け付けられるとネットワークへ送出される。PULLパケットのヘッダ受信からPULLEDパケットのヘッダ送出開始までは926nsを要している。




図6 PULLパケット発行側の受信処理時間内訳

発行側にてPULLEDパケットのヘッダが受信されると、PUSHパケット受信時とほぼ同様に、ヘッダの情報を元にDMA要求が発行され、ボディがホストのメモリへPCIバス経由でDMA転送される。ヘッダを受信してからボディがPCIバスへ送出され始めるまで、992.7nsを要している。

これらより、プリミティブの起動からリモートのデータがローカルメモリに書かれ始めるまでに要するレイテンシは、ネットワークの遅延を含めない場合約2.8μsとなり、PUSHと同様のネットワークの遅延を往復分含めると約3.8μsとなる。

4.3.3 バンド幅の比較

PUSHプリミティブとPULLプリミティブの転送容量を変更した際の転送時間を測定し、実効 bandwidth を導出した。転送時間はプリミティブ起動から、プリミ

ティブ完了のフラグがセットされるまでの時間とした。結果を図7に示す。




図7 PUSH/PULLプリミティブのバンド幅

転送容量が4kbyte以上では、バンド幅は1.6Gbps以上となり、転送サイズをより大きくするにつれ2Gbpsへ近付いている。64bit/33MHzのPCIバスの最大 bandwidth が約2.1Gbpsであることから、PCIバスが通信のボトルネックとなっているものと考えられる。

4.4 BOTFの評価

4.4.1 BOTFの処理時間の内訳

BOTF機構を利用して32byteのボディを持つPUSHパケットを発行した際の処理時間の内訳を図8に示す。




図8 BOTFの処理時間内訳

BOTFは、パケットとして送出するフリットとその個数をwindowに書き込み、kickアドレスに対して書き込むことでパケットが送出される。BOTFでは、転送するフリット数に応じて転送開始までの所要時間が異なるが、kickアドレスに対して書き込んでからネットワークにパケットヘッダが送出されるまでの所要時間は398.5nsである。

4.4.2 BOTFとPUSHプリミティブの比較

BOTFでPUSHパケットを発行した場合と、PUSHプリミティブを起動してPUSHパケットを発行した場合との間で、転送サイズを変更して比較を行った。結果を図9に示す。




図9 BOTFとPUSH primitiveのレイテンシの比較

PIO 機構である BOTF は、転送するボディのサイズが 160byte 未満の場合、PUSH primitive で DMA を用いてデータを送出するよりも低いレイテンシを実現しており、ソフトウェア処理する primitive に用いる短いパケットの転送等に向いていると言える。

4.5 AOTF の評価

4.5.1 AOTF の処理時間の内訳

AOTF を発行した際の処理時間の内訳を図 10 に示す。




図10 AOTFの処理時間内訳

AOTF では、PCI バスよりデータが書き込まれてからネットワークにヘッダが送出されるまで、386.5ns を要している。BOTF で 8byte のデータを送出する場合、PCI バス経由の windowへの書き込み開始からパケットヘッダの送出開始まで 698.5ns を要することから、8byte のボディの転送については BOTF より更に低いレイテンシでの通信が可能である。

5. まとめ

本稿では、RHINET-2/NIでの使用時における、

Martini がハードウェアサポートする通信機構の性能を、シミュレーションにて評価した。

Martini は、PUSH/PULL primitive、BOTF、AOTF のいずれも十分に小さいレイテンシを示している。特に 1 フリットの転送の場合は AOTF が、十数フリットまでの転送の場合は BOTF が、それぞれ DMA を用いる PUSH primitive での転送よりも低いレイテンシを実現しており、設計意図に十分適った性能を発揮している。

一方、PUSH/PULL primitive における bandwidth に関しては、転送サイズを大きくしても 2Gbps 程度にしか到達せず、64bit/33MHz の PCI バスがボトルネックとなつた。DIMMnet-1 として利用する場合や、Martini が 64bit/66MHz の PCI バスに対応可能となった場合等は、より高い bandwidth を得られるものと予想される。

参考文献

- 1) 山本 淳二, 渡辺 幸之介, 土屋 潤一郎, 今城 英樹, 西 宏章, 田邊 昇, 工藤 知宏, 天野 英晴. RHINET の概要と Martini の設計 / 実装 情報処理学会研究報告 2001-ARC-144, 2001.
- 2) 西 宏章, 上野 龍一郎, 多昌 廣治, 稲沢 悟, 西村 信治, 工藤 知宏, 天野 英晴. LASN 用 10Gbps/port 8×8 ネットワークスイッチ: RHINET-3/SW. 情報処理学会研究報告 2000-ARC-140, pp.13-18, 2000.
- 3) 田邊 昇, 山本 淳二, 工藤 知宏. メモリスロット搭載型ネットワークインターフェース DIMMnet-1 における細粒度通信機構. 情報処理学会研究報告 2000-ARC-137, pp.65-70, 2000.
- 4) Noboru Tanabe, Junji Yamamoto, Hiroaki Nishi, Tomohiro Kudoh. On-the-fly Sending : A Low Latency High Bandwidth Message Transfer Mechanism. I-SPAN2000, pp.186-193, 2000.
- 5) 西 宏章, 多昌 廣治, 西村 信治, 山本 淳二, 工藤 知宏, 天野 英晴. LASN 用 8Gbps/port 8×8 One-chip スイッチ: RHINET-2/SW. 2000 年記念並列処理シンポジウム (JSPP2000), pp.173-180, 2000.
- 6) 田邊 昇, 山本 淳二, 工藤 知宏. メモリスロットに搭載されるネットワークインターフェース MEMnet. 情報処理学会研究報告 99-ARC-134(SWP'99), pp.73-78, 1999.