# 整数命令のレイテンシ耐性を利用した ALUの消費電力削減手法

黒川 陸<sup>†1,a)</sup> 安藤 秀樹<sup>†1</sup>

概要:現在のプロセッサが消費する電力は、冷却の限界にまで達している.このため、電力を増加させる 結果となるクロック速度の向上は制限されており、性能向上が困難になっている.よって、プロセッサの 消費電力の削減は非常に重要な課題である.本研究では、ALU/アドレス生成回路(以下,まとめて ALU と称する)の消費電力を削減することを目的とする.ALUは、コアの消費電力の10%程度を占める回路 である.ALUでは一般に1サイクルでの計算完了が求められている.しかし、クリティカル・パス上に ない整数命令については、レイテンシを伸ばしたとしてもプログラムの実行時間は必ずしも伸びるわけで はない.そこで、本研究では、このようなレイテンシ耐性のある命令を低速・低消費電力 ALU に発行し、 ALUの消費電力を削減することを提案する.レイテンシ耐性を動的に推定するため、古い命令ほどクリ ティカル・パス上にある可能性が高いという性質を利用する.同様のアプローチを採る既存の手法は、電 力を多く消費する、または回路が複雑でクロック速度に悪影響を与えるという問題があった.これに対し 本研究では、小型で単純な回路で古い命令を同定することができ、既存の手法における問題を解決した. 評価の結果、性能低下率を平均 0.96%に抑えつつ、コアの消費エネルギーを平均 4.0%削減できることがわ かった.本手法は、性能を犠牲にして電力を削減する一般的手法である動的電圧周波数スケーリングを上 回る電力削減を達成している.

# 1. はじめに

現在のプロセッサが消費する電力は、冷却の限界にまで 達している.このため、電力を増加させる結果となるク ロック速度の向上は制限されており、性能向上が困難に なっている.よって、プロセッサの消費電力の削減は非常 に重要な課題である.本研究では、ALU/アドレス生成回 路(以下,まとめて ALU と称する)の消費電力を削減する ことを目的とする. ALUは、コアの消費電力の10%程度 を占める回路である [1], [2]. ALU の中心的回路は加算器 である.加算器には様々な方式があるが、一般に、遅延と 消費電力の間にはトレード・オフの関係がある.しかし, ALU はプロセッサのクリティカル・パスであるため、現在 のハイエンド・プロセッサでは、高い消費電力を犠牲にし て短い遅延の回路を使用している [3]. また,一般に, ALU のレイテンシは性能に大きく影響すると考えられており, ALU に長い遅延の加算器を使用しレイテンシを増加させ, これをパイプライン化させると、プログラムの実行時間を 伸ばしてしまうと考えられている. このため, 1 サイクル

での計算完了が求められている.しかし,すべての整数命 令(ALU命令およびメモリ命令)がデータフローのクリ ティカル・パス上にあるわけではなく,クリティカル・パ ス上にない整数命令については,ALUのレイテンシを伸 ばしパイプライン化したとしてもプログラムの実行時間は 必ずしも伸びるわけではない[4].

そこで、本研究では、このような命令のレイテンシ耐性 を利用して, ALU の消費電力を削減する方式について提案 する.まず、従来の高速・高消費電力 ALU の一部を、低 速・低消費電力 ALU に変更する. そして, レイテンシ耐 性がない(つまり,データフローのクリティカル・パス上 にある) 整数命令は従来の高速・高消費電 ALU に発行す るが、レイテンシ耐性がある整数命令については、低速・ 低消費電力 ALU に発行する. これにより多くの整数命令 が低電力で処理され,整数命令実行の電力を削減できる. レイテンシ耐性の推定を動的に行うため、基本的に、古い 命令ほどクリティカル・パス上にある可能性が高いという 性質 [5] を利用する. 同様のアプローチを採る既存の手法 は存在するが、電力を多く消費する [5]、または回路が複雑 でクロック速度に悪影響を与えるという問題があった. こ れに対して,本研究では小型で単純な回路で命令の古さを 推定する.

<sup>&</sup>lt;sup>†1</sup> 現在,名古屋大学大学院工学研究科 Presently with Graduate School of Engineering, Nagoya University

<sup>&</sup>lt;sup>a)</sup> kurokawa@ando.nuee.nagoya-u.ac.jp

提案手法ではまず、リオーダ・バッファ(ROB:reorder buffer)を複数の部分に論理的に分割する.分割された部 分を ROB のウィンドウと呼ぶ.ウィンドウは以下で述べ るように命令が古いかどうかを同定するために用いる.同 定の機会を命令にできるだけ均等に与えるために、ウィン ドウは部分的にオーバーラップさせる.命令を発行キュー (IQ: issue queue)にディスパッチするとき、割り当てられ た ROB エントリが属しているウィンドウの番号を IQ に 書き込む.命令が IQ から発行される際、このウィンドウ 番号を読み出す.この番号が、後述する方法で得られる IQ 内の最も古い命令が割り当てられているウィンドウ番号と 一致する場合、古い命令と判断する(そうでなければ、古 い命令ではないと判断する).古いと判断された命令は、高 速・高消費電力 ALU に送る.そうでない命令は低速・低 消費電力 ALU に送る.

IQ 内の最も古い命令が割り当てられている ROB のウィ ンドウ番号を得るために、プログラム・オーダ・キュー (PQ: program order queue) [6] と呼ぶキューを用意する. PQ は、プログラム順に命令が割り当てられる FIFO バッ ファである. PQ の各エントリは、IQ 内の命令に対応し、 当該命令が割り当てられたウィンドウ番号を保持する.命 令ディスパッチの際、当該命令が割り当てられた ROB の エントリが属するウィンドウ番号を PQ の末尾に書き込 む.毎サイクル PQ の先頭のエントリを読み出すことによ り、IQ 内の最も古い命令のウィンドウ番号を得ることが できる.

SPEC2017 ベンチマークを用いて評価を行った結果,性 能低下率を平均 0.96%に抑えつつ,ALUの消費エネルギー を平均 37.3%削減でき,この結果,コアの消費エネルギー を平均 4.0%削減できることがわかった.性能を犠牲にして 電力を削減する一般的手法として,動的電圧周波数スケー リング (DVFS: dynamic voltage/frequency scaling) があ る.DVFS では,1%の性能低下で 3%の消費エネルギーが 削減される [7] ので,本手法は同一性能低下で DVFS を上 回る電力削減を達成している.

以下本論文の構成について述べる.2節では,提案手法 に用いる加算器の構成について述べる.3節では,提案手 法である,レイテンシ耐性を推定し2種類のALUへ分配 する手法について述べる.4節では,評価結果を述べる.5 節では関連研究を述べる.6節で本研究をまとめる.

# 2. 提案手法に用いる加算器の構成

本節では,2.1 節で本研究で使用する高速・高消費電力 ALUに含まれる加算器について述べ,次に2.2 節で低速・ 低消費電力 ALUに含まれる加算器について述べる.最後 に2.3 節でそれぞれの加算器の遅延・消費エネルギーの測 定結果について述べる.

#### 2.1 高速・高消費電力 ALU の加算器

高速・高消費電力 ALU の加算器として, Intel が発表し ているスパース・ツリー加算器 [3] を仮定する.本節では, はじめにツリー加算器について簡単に述べ,その後,ス パース・ツリー加算器について述べる.

加算器の高速化の鍵は、上位桁への桁上げをいかに速く 計算するかである.このために、桁上げの計算回路をツ リー上に構成する方法が多く提案されている.図1に、基 本的な基数2のツリー加算器の桁上げ計算回路の構成を示 す(8ビットの例).同図のセルはグループPGセルであ り、図のセル内の数字はグループの範囲を示す.グループ PGセルとは、グループが桁上げを生成することを示すG 信号と、グループが前方のグループからの桁上げを伝搬す ることを示すP信号を計算するセルである.同セルは、2 つのグループPG信号から、1つのグループPG信号を計 算する.例えば、3:0と示すセルでは、3:2と1:0から、 0から3ビットのグループのPG信号(3:0)を計算して いる.同図の回路の出力は桁上げである.第nビット目か ら第(n+1)ビット目への桁上げ入力は、n:0のG信号と 等しい.

ツリー加算器では、まず2ビットのグループについて、 グループ PG 信号を計算し、続いて4ビットのグループ、 8ビットのグループと計算を繰り返す.図に示していない が、最終的に、桁上げ計算回路によって求められた桁上げ 入力から、和を計算する.このように、ツリー加算器では ツリー構造を用いて桁上げ入力を計算することで高速化を 図っている.しかし、すべてのビットについて桁上げ入力 を計算するため、長い配線が多い、ファンアウトが多いと いった問題がある [8].

スパース・ツリー加算器 [3] は,4ビットのグループに対 する桁上げのみを計算することでこれらの問題を解決して いる.スパース・ツリー加算器の桁上げ計算回路の構成を 図3に示す.セルは,グループPGセルであり,4ビット のグループに対する桁上げ計算であることを強調するため にセルに色をつけている.同図に示すように,出力は4:7 ビット・グループに対する桁上げ(3:0),8:11ビット・ グループに対する桁上げ(7:0)のように,4ビットのグ ループに対する桁上げのみであり,4:0,5:0,6:0な どの桁上げは計算していない.そのため,すべての桁上げ を計算するツリー加算器に比べて桁上げ計算回路が単純で ある.

スパース・ツリー加算器では、4ビットのグループに対す る桁上げ入力の計算と並行して、それぞれのグループで桁 上げ入力が0か1かを仮定して、桁上げ選択加算器で和を あらかじめ計算しておく、マルチプレクサで、桁上げ計算 回路から得る桁上げ入力により、正しい和を選択する、桁 上げ選択加算器を図2に示す、空白のセルはグループPG セルである、XOR セルは桁上げ入力をもとに和を計算す



図1 8ビットツリー加算器(基数2)の桁上げ計算回路



**図 2** 4 ビット 桁上げ選択加算器

る. 桁上げ選択加算器では,短い順次桁上げ加算器を使っ て,グループへの桁上げ入力が0か1を仮定して和をあら かじめ計算する. その後,マルチプレクサで選択する.

#### 2.2 低速・低消費電力 ALU の加算器

低速・低消費電力の加算器として,2サイクルで動作す る回路を用意することとする.表1に,種々の加算器のグ ループ PG セル数と桁上げ計算の深さを示す.深さは最長 の桁上げ計算経路をいう.一般に,桁上げの深さと遅延に は正の相関がある.同表から、スパース・ツリー加算器の 桁上げ計算の深さは、6 である. したがって、桁上げ計算 の深さが12近傍の加算器であれば、遅延がスパース・ツ リー加算器の2倍程度となり、2サイクルで実行可能とな る可能性が高い、表1から、この条件を満たす加算器のう ち、最もセル数が少ない加算器は、可変長桁上げインクリ メント加算器 [9] と、ブレント・クン・ツリー加算器 [10] で ある.このうち,消費電力が小さいと予想される加算器を 選択する. 消費電力は, 第1にセル数に正の相関を持つが, この他, 配線の影響も受ける. 配線の観点から, 可変長桁 上げインクリメント加算器は、ブレント・クン・ツリー加 算器に比べて単純であり,消費電力が低くなると予想され る. そのため, 低速・低消費電力加算器として可変長桁上 げインクリメント加算器を使用することとする. インクリ メント加算器にはいくつか構成があるが [9],本研究では, 桁上げ計算の深さが最も小さい、可変長桁上げインクリメ ント加算器を選択した.

図4に、64ビットの可変長桁上げインクリメント加算器

表1 種々の加算器(64 ビット)のセル数と,桁上げ計算回路の深 さ [8]

-			
加算	方式	セル数	深さ
順次権	行上げ	64	63
桁上げ飛越		80	21
可変;	長桁上げインクリメント	128	11
ブレ	ント・クン・ツリー	128	11
スク	ランスキ・ツリー	192	6
コギ	ー・ストーン・ツリー	384	6
ハン	・カールソン・ツリー	192	7
ラド	ナ・フィッシャ・ツリー	96	7
ノー	ルズ・ツリー	384	6
スパ・	ース・ツリー	135	6

の構成を示す. セルはグループ PG セルである. 桁上げイ ンクリメント加算器では、グループ内であらかじめグルー プPG 信号を計算することで高速化している. 前のグルー プからのグループ PG 信号が利用可能になると桁上げ入力 を計算する. 例えば、4:4、5:4、6:4のグループ PG 信 号をあらかじめ計算し、3:0のグループ PG 信号が利用可 能となると、4:0、5:0、6:0の桁上げ入力(G 信号)が計 算される. 可変長桁上げインクリメント加算器ではグルー プ・サイズを可変長としている. これにより、前のグルー プの計算とグループ内の計算が同時期に終了するため、よ り高速に桁上げ入力を計算できる.

#### 2.3 加算器の遅延・消費エネルギー

本節では、提案手法で使用する加算器の評価結果を示 す. MOSIS デサイン・ルール [11] を仮定し, トランジス タ・レベルでレイアウトを描き,回路のサイズを求め,回 路シュミレータ HSPICE を用いて遅延と消費エネルギー を評価した。トランジスタ・モデルとして、アリゾナ州立 大学が開発した, 16nm Predictive Transistor Model [12] を使用している.遅延評価の結果,可変長桁上げインクリ メント加算器の遅延はスパース・ツリー加算器の 1.91 倍で あることがわかった.よって、可変長桁上げインクリメン ト加算器を使う ALU は、2 サイクルで動作可能と言える. また,図5にスパース・ツリー加算器の消費エネルギーで 規格化した2つの加算器の消費エネルギーを示す. 可変長 桁上げインクリメント加算器の動的消費エネルギーは、ス パース・ツリー加算器の消費エネルギーの 30.1%であり, 低速・低消費電力 ALU で命令を実行することにより消費 エネルギーを削減できると言える.

# 3. レイテンシ耐性の推定

本節では、はじめに 3.1 節で本提案手法と同様のアプロー チを採る既存手法について説明し、本提案手法の利点を述 べる.その後、3.2 節で本提案手法の概要を述べ.3.3、3.4 節で手法を詳述する.





図 5 加算器の消費エネルギー (スパース・ツリー加算器で規格化)

#### 3.1 既存手法

本方式は、レイテンシ耐性の推定を動的に行うため、基本的に、古い命令ほどクリティカル・パス上にある可能性が高いという性質 [5] を利用する.このようなアプローチは、本研究が初めてではなく、過去に同様のアプローチを採った方式が提案されている.最も直接的な方法は、ROB上で IQ 内の最も古い命令と発行命令の距離に基づく方法である.この方式では、1)上記2つの命令が割り当てられた ROBエントリの番号の差を求め、2)その差が予め定めたしきい値以内にあるかを計算する.しきい値以内であれば、発行命令は古い命令と判断し、そうでなければ、古くない命令と判断する.この直接的な方法は、古さを判断する上記2つの計算の遅延がクロック・サイクル時間に悪影響を与えるという問題がある.

別な方法として,クリティカル・パス予測器 [5] を使う 方法がある [2], [13].クリティカル・パス予測器は,分岐 予測器と同様にエントリに飽和カウンタを持つ予測テーブ ルを使用する.命令が IQ で最も古い命令となった場合, 対応するカウンタの値を増加させる.そうでない場合には カウンタの値を減少させる.予測の際には,命令が対応す る予測テーブルのカウンタをアクセスし,しきい値より大 きい場合,この命令はクリティカル・パス上にあると判断 する.この方式は,最初に述べた ROB における距離に基 づく方法と異なり,発行後に古さを判断するのではなく, フロントエンドで予め判断できるため,プロセッサのクリ ティカル・パスを伸ばすことがないという利点がある.し かし,十分な予測精度を得るためには,大きな予測テーブ ルを必要とし,これへのアクセスで消費する電力が大きく, 低速・低電力 ALU による電力削減の効果を低減すること である.彼らの評価では,予測テーブルには8ビット飽和 カウンタをエントリに持つ 64K エントリのデーブルが必 要としている.

これら既存手法に対して、本提案手法では小型で単純な 回路で命令の古さを判定する.

#### **3.2** 提案手法の概要

提案手法ではまず, ROB を複数のウィンドウに論理的 に分割する.ウィンドウは以下で述べるように IQ から発 行する命令が古いかどうかを同定するために用いるが,同 定の機会を命令にできるだけ均等に与えるために,ウィン ドウは部分的にオーバーラップさせる.命令を IQ にディ スパッチするとき,割り当てられた ROB エントリが属し ているウィンドウの番号を IQ に書き込む.命令が IQ か ら発行される際,このウィンドウ番号を読み出す.この番 号が IQ 内の最も古い命令が割り当てられているウィンド ウ番号と一致する場合,古い命令と判断する (そうでなけ れば,古い命令ではないと判断する).古いと判断された 命令は,高速・高消費電力 ALU に送る.そうでない命令

### 情報処理学会研究報告 IPSJ SIG Technical Report

は低速・低消費電力 ALU に送る. 高速・高消費電力 ALU への発行を試みたが高速・高消費電力 ALU が不足してい た場合は,低速・低消費電力 ALU へ発行する.逆に低速・ 低消費電力 ALU が不足していた場合は高速・高消費電力 ALU へ発行する.

IQ 内の最も古い命令が割り当てられている ROB のウィ ンドウ番号を得るために, PQ と呼ぶキューを用意する. PQ は、プログラム順に命令を割り当てる FIFO バッファ で構成する. PQ の各エントリは、IQ 内の命令に対応し、 当該命令が割り当てられたウィンドウ番号を保持する. こ のために、命令ディスパッチの際、当該命令が割り当てら れた ROB のエントリが属するウィンドウ番号を PQ の末 尾に書き込む. 命令が発行されたら、対応する PQ のエン トリを削除する. これにより、毎サイクル PQ の先頭のエ ントリを読み出すことにより、IQ 内の最も古い命令のウィ ンドウ番号を得ることができる.

#### 3.3 ウィンドウ

はじめに、ウィンドウの配置と IQ にウィンドウ番号を 書き込む動作について図 6 を使って説明する. 同図の右 側にオーバーラップさせたウィンドウの配置(ウィンドウ 数が4の例)を示す. ROB を等分に分割し、分割した各 部分をウィンドウと呼ぶ. ウィンドウは部分的に重ねる. ROB の各エントリには、そのエントリが属するウィンド ウの番号を記録する. ウィンドウはオーバーラップしてい るので、一般には、ROB エントリは複数のウィンドウ番 号を持つ場合がある. 実装としては、ROB エントリ番号 に対応するウィンドウ番号を保持する ROM を用意する. 命令を IQ にディスパッチするとき、この ROM を参照し、 割り当てられた ROM エントリが属しているウィンドウの 番号を得て、IQ に書き込む.

続いて、オーバーラップによる利点について図7を使っ て説明する. ウィンドウをオーバーラップさせなければ (図7の左の図),たとえば、ウィンドウの下から1/2の場 所に最も古い命令が位置する場合、有効なウィンドウ・サ イズは最大ウィンドウ・サイズの1/2より小さくなる.最 も古い命令より下に位置する命令は発行済みであるからで ある.しかし,たとえば、ウィンドウの中央から別のウィ ンドウ(このウィンドウは上記命令を含むとする)をオー バーラップさせると(図7の右の図),最も古い命令はこの 別のウィンドウにも含まれる. そのため, 有効なウィンド ウ・サイズが最大ウィンドウ・サイズと同じ大きさに保た れる.一般に、より多くのエントリをオーバーラップさせ るほど、有効なウィンドウ・サイズを最大のウィンドウ・ サイズに近いサイズに保つことができる. 一方, より多く のエントリをオーバーラップさせると、ウィンドウ数が増 加し、ウィンドウ番号の IQ での記憶コストが増加すると いう欠点がある.







最後に、ウィンドウ番号の一致を判断する仕組みについ て説明する.本方式では,発行する命令の番号を,PQの 先頭が保持する最も古い命令のウィンドウ番号と比較する 必要がある.しかし,比較器を用いるとその遅延によるク ロック・サイクルへの悪影響や消費電力の増加という問題 が生じる.そこで、IQの各エントリにウィンドウ番号を ビット・ベクタで表すこととする. エントリが保持する命 令が属するウィンドウ番号に対応するビットを1、属さな いウィンドウ番号に対応するビットを0とする. この方法 では、命令が属するウィンドウ番号を比較器を用いること なく, AND ゲートと OR ゲートのみで最も古いウィンド ウに属しているか判断することができる. ウィンドウ番号 の記録方式と比較方法の概略図を図8に示す.同図は,発 行される命令が最も古い命令ウィンドウに属している場合 を示している.0ビット目の AND 演算の結果が1となる ため, OR 演算の結果が1となり, 発行する命令は古い命 令と判断されて高速・高消費電力 ALU へ発行される. な お,この演算は発行後のレジスタ読み出しと命令の機能ユ ニットへの分配のステージにおいて、レジスタ読み出しの 時間に並行して行われるため、クロック・サイクル時間を 伸ばすことはない.

0 0 0 0 1 0 0 1 発行 0,3 0 0 1 1 最も古いウィンドウ IQ ウィンドウ番号 PO 古いと推定 ウィンドウ番号 図 8 古い命令を判断する方法

### 3.4 PQ

PQ [6] は、プログラム順に命令が割り当てられる FIFO バッファである. PQ の各エントリは, IQ 内の命令に対 応し、当該命令が割り当てられたウィンドウ番号を保持す る. 命令ディスパッチの際には、当該命令が割り当てられ た ROB のエントリが属するウィンドウ番号を PQ の末尾 に書き込む.命令が発行されたら,対応する PQ のエント リを削除する.これにより、毎サイクル PQ の先頭のエン トリを読み出すことにより、IQ 内の最も古い命令のウィ ンドウ番号を得ることができる.

また、本研究では ALU に着目しているため、PQ には ALUを使用する命令\*1のみを挿入する. ALUを使用する 命令と, 浮動小数点命令の間にはほとんどデータ依存がな く、これら2種類の命令は同じデータフロー・グラフには 含まれない. そのため, 浮動小数点命令を PQ に挿入する と、ALUを使用する命令の古さが正しく判断されなくな る懸念がある.

PQ の回路を単純に保つため、先頭と末尾の間のエント リが無効化されても圧縮しない.このため、PQに穴が空 き、容量効率が低下するので、PQはIQのサイズよりも 大きくする必要がある. 完全に不足しないようにするには ROB のサイズが必要である. PQ のサイズを ROB 以下と し, PQ に空きがなくディスパッチできないときは, 2 通 りの方法が考えられる.ひとつは PQ にディスパッチでき るエントリができるまで、ディスパッチをストールさせる 方法である.この方法では, IQ に命令が十分に供給できな くなり、性能が大きく低下すると思われる。もうひとつは PQ に空きがない場合は命令を PQ に挿入しないという方 法である.この方法では、一部の命令が挿入されないこと により PQ が誤った命令を最も古い命令として選択する可 能性がある. PQ のサイズや、PQ の容量不足時の対応に よる性能の違いは、4.3節で評価する.

# 4. 評価

本節では、提案手法による性能と消費エネルギーの変化 を評価する.はじめに 4.1節で評価環境と評価方法につい て述べ, 4.2 節で性能変化および高速・高消費電力 ALU へ

ルーキャー

衣 2 パース・ノロセッリの基本構成			
Fetch width	6-instruction wide		
Decode width	6-instruction wide		
Issue width	8-instruction wide		
Commit width	8-instruction wide		
ROB	512 entries		
IQ	256 entries		
Load/Store queue	256 entries		
Physical registers	int and fp 512 registers each		
Branch prediction	36-histry length,		
	512 entry perceptron predictor,		
	2K-set, 4-way BTB,		
	15-cycle misprediction penalty		
Function unit	8 iALU, 2 iMULT, 2 Ld/St, 4 fpU		
L1 I-cache	32KB, 8-way, 64B line,		
L1 D-cache	$32\mathrm{KB},$ 8-way, $64\mathrm{B}$ line, 2 ports,		
	4-cycle hit latency		
L2 cache	2MB, 16-way, 64B line		
	12-cycle hit latency		
Main memory	300-cycle latency,		
	16B/cycle bandwidth		
Data prefetcher	stream-based, 32-stream tracked,		
	16-line distance, 2-line degree,		
	prefetch to L2 cache		

表 3 最善構成の場合の本手法のパラメータ

Program order queue	384  entries, 1 R/6 W
ROB window	64 entries, 32-entry overlap
Function unit	4 high-iALU, 4 low-iALU
	2  iMULT, 2  Ld/St, 4  fpU

の発行率について評価する. 続いて, 4.3, 4.4, 4.5, 4.6 節 で,それぞれ,PQ サイズ,ウィンドウ・サイズ,オーバー ラップ・サイズ, 高速・高消費電力 ALU と低速・低消費 電力 ALU の数を変化させた場合について評価する. 最後 に、4.7節で消費エネルギーの削減率について述べる.

#### 4.1 評価方法

ベース・プロセッサの構成を表2に示す. 性能は、SimpleScalar [14] をベースにシミュレータを作成し、SPEC2017 ベンチマークを用いて評価した. 消費エネルギーは, Mac-PAT [15] を修正して評価した. シミュレータに追加した低 速・低消費電力 ALU の消費エネルギーは 2.3 節の評価を もとに定めた.動的消費エネルギーは McPAT が仮定して いる ALU (高速・高消費電力 ALU) の 30.1%の消費エネ ルギーとし,静的消費エネルギーは McPAT が仮定してい る ALU の 27.4%の消費エネルギーとした.提案手法を導 入したプロセッサは,低速・低消費電力 ALU と高速・高 消費電力 ALU をそれぞれ 4 つとした. 総数はベース・プ ロセッサの ALU 数と同じである.

本方式では、より大きな性能低下を許すと消費電力をよ り削減できるというトレードオフが存在するが、本研究で

<sup>\*1</sup> 繰り返しになるが,本論文では,ALUとアドレス計算回路をま とめて ALU と呼んでおり, ALU を使用する命令とは, ALU 命 令とメモリ命令である.

#### 情報処理学会研究報告

**IPSJ SIG Technical Report** 

は設計の方針として消費エネルギー削減より性能を優先す る.具体的には,性能低下を最大1%程度許すこととし,そ のときの構成を最善の構成とする.表3に,最善の構成に おける本手法のパラメータを示す.以下の評価では,特に 断らない限り,この構成をデフォルトとする.

# 4.2 提案手法による性能変化

本節では、最善の構成での性能変化及び高速・高消費電 カ ALU への発行率を評価する.より多くの命令が低速・ 低消費電力 ALU へ発行されれば、消費エネルギー削減が 期待できるため、高速・高消費電力 ALU への発行率は低 いほうが良い.図9 に全 ALU を低速・低消費電力 ALU とした場合のベースラインに対する性能低下率(IPC 低下 率)を示す.図からわかるように、平均9.0%性能が低下し ている.このことから、ALU として部分的に高速のもの を用意する必要があることがわかる.

図 10 に最善の構成でのベースラインに対する性能低下 率を示す.性能低下は平均 0.96%であり,目標の 1%以下を 達成している.また,全ての ALU を低速・低消費電力と した場合に比べ,大きく性能を回復している.平均(GM) を見ると, int ベンチマークでは性能低下が大きく, fp ベ ンチマークでは小さい.これは, int ベンチマークに含ま れるプログラムは,整数命令の割合が多く,一方で, fp ベ ンチマークに含まれるプログラムは,多くの浮動小数点命 令を含み,整数命令の割合が少ないからである(浮動小数 点ユニットには低速・低消費電力ユニットはない).

ALU へ発行される命令の内訳を図 11 に示す. 青色の部 分(high/old)は古い命令と判断され,実際に高速・高消費 電力 ALU へ発行された命令であり、黄色の部分 (low/new) は、新しい命令と判断され、低速・低消費電力 ALU へ発 行された命令である. high/old と low/new を合わせ平均 87.8%の命令はレイテンシ耐性の予測に従って発行されて いる.一方,予測とは異なる ALU へ発行されている命令 (赤色と緑色の部分)もある.赤色の部分(high/new)は, 新しい命令と判断されたが,低速・低消費電力 ALU に空 きがなかったため、高速・高消費電力 ALU へ発行された 命令であり、消費エネルギー削減の機会を逃している可能 性がある.緑色の部分 (low/old) は、古い命令と判断され たが、高速・高消費電力 ALU に空きがなかったため、低 速・低消費電力 ALU へ発行された命令であり、クリティ カル・パスを伸ばし、性能に悪影響を与える可能性がある. いずれの場合も、一般には、このような期待しない発行の 割合は少なく、性能、消費エネルギーともに与える影響は 小さいと考える. 例外として, xz が挙げられる. xz では, low/old の割合が 10%を超えており高い. このため, IPC 低下率が高くなったと考えられる.







# 4.3 PQ サイズを変化させた場合の性能変化

本節では、PQのサイズとPQが容量不足となったときの対応を変更した時のIPC低下率およびPQに入る命令の割合を評価する.評価結果を図12に示す.青色の棒グラフはPQの容量不足時にディスパッチをストールさせるモデルの性能低下率(左軸)を表している.赤色の棒グラフと黄色の折れ線グラフは、それぞれ、PQの容量不足時に命令を挿入しないモデルの性能低下率(左軸)とPQ命令挿入率(右軸)を表している.同図からわかるように、PQの容量不足時にストールするモデルでは、大幅な性能低下が生じている.一方、命令を挿入しないモデルでは、となるモデル(PQサイズ128)でも性能低下を平均1.3%





#### 4.4 ウィンドウ・サイズを変化させた場合の性能変化

本節では、ウィンドウ・サイズを変化させた時の性能変 化率および高速・高消費電力 ALU への発行率を評価する. オーバーラップ・サイズはウィンドウ・サイズの1/2とし た. 評価結果を図 13 に示す. 青色の棒グラフは性能低下 率である (左軸).赤色の折れ線グラフは高速・高消費電力 ALU への発行率である(右軸). ウィンドウ・サイズが 32 エントリのモデルでは高速・高消費電力 ALU への発行を 平均 41.6%に抑えているものの, 性能低下率は平均 1.4%と 1%を上回っている. 64 エントリのモデルは性能低を平均 0.96%に抑え,平均 48.6%の命令を高速・高消費電力 ALU へ発行している. 128 エントリのモデルは性能低下を平均 0.77%に抑えているものの, 高速・高消費電力 ALU への 発行率が平均 57.7%と高い、そのため、消費電力削減率が 64 エントリのモデルに比べて低いことが予想される.以上 から、性能低下率が平均1%以下であり高速・高消費電力 ALUへの発行率が低い,64エントリのモデルを採用する.

4.5 オーバーラップ・サイズを変化させた場合の性能変化 本節では、オーバーラップ・サイズを変化させた時の 性能変化率および高速・高消費電力 ALU への発行率を評 価する.評価結果を図 14 に示す.オーバーラップ・サイ ズは、ウィンドウ・サイズに対しての割合で示している. オーバーラップ・サイズが0エントリ(オーバーラップを 行わない)のモデルでは、性能低下率が平均1.4%と高く、 1%を上回っている.一方で、ウィンドウ・サイズの1/2の モデルは性能低下率が平均0.96%、ウィンドウ・サイズの







図 14 オーバーラップ・サイズ (ウィンドウ・サイズに対する割合) を変化させたときの性能低下率

3/4 のモデルは性能低下率が平均 0.87%である.オーバー ラップを行うモデルでは性能低下を 1%以下に抑制できて いることがわかる.オーバーラップの効果が示されたと言 える.以上から,性能低下率が 1%以下であり高速・高消費 電力 ALU への発行率が低いウィンドウ・サイズの 1/2 を 採用する.ウィンドウ・サイズの 1/2 のモデルでは,ウィ ンドウ番号の情報は 16 ビットで表すことができる.

# 4.6 高速・高消費電力 ALU と低速・低消費電力 ALU 数 を変化させた場合の性能変化

本節では、高速・高消費電力 ALU、低速・低消費電力 ALUの数を変化させた場合の性能変化率および高速・高 消費電力 ALUへの発行率を評価する.2種類の ALUの数 の合計はベースライン・プロセッサと同じ8である.評価 結果を図 15 に示す.横軸は高速・高消費電力 ALUの数を 表す.低速・低消費電力 ALUの数は8から高速・高消費 電力 ALUの数を減じた値である.青色の棒グラフは性能 低下率を表している(左軸).赤色の折れ線グラフは高速・ 高消費電力 ALUへの発行率を表している(右軸).図から わかるように,性能低下率は高速・高消費電力 ALUの数 が増加するとともに減少する.高速・高消費電力 ALU数 が3のモデルでは平均 1.4%であるが、4 つのモデルでは平



図 15 高速・高消費電力 ALU の数を変化させた時の性能低下率と 高速・高消費電力 ALU への発行率

均 0.96%と,1%を下回っている.また,高速・高消費電力 ALU への発行率は高速・高消費電力 ALU 数の増加ととも に増加する.性能低下率が1%を下回っているモデルのう ち,高速・高消費電力 ALU への発行率が最も低い高速・ 高消費電力 ALU が4つ,低速・低消費電力 ALU が4つの モデルが適していると言える.

#### 4.7 提案手法による消費エネルギー変化

本節では,提案手法による消費エネルギー変化率を評価 する.ALUの消費エネルギー削減率の評価結果を図16に 示す.平均37.6%削減できている.低速・低消費電力ALU の動的消費エネルギーが高速・高消費電力ALUの1/3倍 程度である(2.3節)ことと,高速・高消費電力ALUへ 発行される命令が50%程度である(4.2節)ことからは, ALUの消費エネルギー削減率は以下の式から33%と予想 される.

 $1-\left(\frac{1}{2}\times 1+\frac{1}{2}\times \frac{1}{3}\right)=\frac{1}{3}$ 

実際にはより多くの消費エネルギーを削減することができた.これは,低速・低消費電力ALUのトランジスタ数が高速・高消費電力ALUの40%程度と少なく,静的消費エネルギーの削減率が27.4%となったためと考えられる.

コアの消費エネルギー削減率の評価結果を図17に示す. 平均4.0%の消費エネルギー削減率を達成した.浮動小数 点ベンチマークは整数命令が少ないため、多くのプログラ ムで整数ベンチマークと比較して消費エネルギー削減率 が低い.性能を犠牲にして電力を削減する一般的手法とし て,DVFSがあるが,DVFSでは、1%の性能低下で3%の 消費エネルギーが削減される[7]ので、本手法は同一性能 低下でDVFSを上回る電力削減を達成している.

# 5. 関連研究

本節では、5.1節で加算器に関する関連研究についてま とめる.次に5.2節で命令のレイテンシ耐性に関する関連 研究についてまとめ、最後に5.3節で加算器の消費エネル







ギー削減に関する研究をまとめる.

#### 5.1 加算器に関する研究

Morgan らは,4ビットごとの桁上げを先に計算し,こ れを長い桁上げ計算を飛び越すことに使用することで,桁 上げ計算の深さを N/4+5(N:加算桁数)に減少させる桁 上げ飛越加算器 [16] を提案した.

Zimmermann らは,桁上げ計算のグループ毎にセル数を 1 つずつ増加させ,桁上げ計算の深さを, $\sqrt{2N}$ に減少させ る可変長桁上げインクリメント加算器 [9] を提案した.

Kogge らは,2ビットごとの桁上げを計算し,ツリー構造を用いて,桁上げ計算の深さを log<sub>2</sub> N に減少させるコギー・ストーン・ツリー加算器 [17] を提案した.

ッリー加算器には複数の方式があり、スクランスキ・ツ リー加算器 [18]、ノールズ・ツリー加算器 [19] も桁上げ計 算の深さが  $\log_2 N$  である.また、ハン・カールソン・ツ リー加算器 [20]、ラドナ・フィッシャー・ツリー加算器 [21] は桁上げ計算の深さが、 $\log_2 N + 1$  であり、ブレント・ク ン・ツリー加算器 [10] は深さが  $2\log_2 N - 1$  である.これ らのツリー加算器は、配線の数、ファンアウトの大きさ、 回路面積についてトレード・オフの関係にある [8].

Mathew らは、4 ビット単位での桁上げ選択加算を行う ことで、コギー・ストーン加算器の、配線数が多い問題を 改良したスパース・ツリー加算器 [3] を提案した.

#### 5.2 レイテンシ耐性に関する研究

Fields らは、スラックがある命令の割合について調査した[4]. ここで、スラックとは、プログラム全体の実行時間を伸ばすことなく命令のレイテンシを増加させることができるサイクル数のことである.調査の結果、平均で75%の命令はレイテンシを2倍にしてもプログラム全体の実行時間を伸ばさないことがわかった.これは、平均で75%の命令にレイテンシ耐性があることを意味している.

Tune らは、実行時にクリティカル・パス予測を行うクリ ティカル・パス予測器を提案した [5]. クリティカル・パス 予測器は、クリティカル・パス上の命令は発行キューの最 下部に繰り返し到達することに着目した手法である.彼ら は、現在のプロセッサとは異なり、命令がプログラム順に 並んでいる IQ を仮定しているため、最下部に到達するこ とは、発行キュー内で最も古いことを意味する.クリティ カル・パス予測器は、分岐予測器と同様に飽和カウンタ予 測テーブルを利用し、過去の動作から将来のクリティカリ ティを予測するが.彼らの評価では、十分な予測精度を得 るためには、予測テーブルに 64K エントリの8ビット飽和 カウンタが要求され、大きな電力を消費する.

Pyreddy らは、クロック周波数の低い低速・低消費電力 ユニットを用意し、クリティカル・パス上にない命令をこ れらのユニットに発行することを提案した [2]. クリティ カル・パスの予測は、クリティカル・パス予測器 [5] の手法 をベースに、プロファイルを使用し静的に行っている.

Seng らは、クリティカル・パス予測器 [5] を使用し、動 的にクリティカル・パス上にない命令を推定して低速・低 消費電力 ALU で実行することで、消費電力あたりの性能 が向上することを示している [13]. 一方、予測テーブルの エントリ数を 32K にすると 2.5%性能が低下することが示 されており、予測テーブルが大きな消費電力を消費すると いう課題が残る.

#### 5.3 ALUの消費エネルギー削減に関する研究

ALUの消費エネルギー削減に関する研究では、主に一 部のALUを従来よりも消費電力の低いALUに置き換え るものである。消費電力の低いALUを作成するアイデア は複数あり、前節で述べたように、Pyreddyらは、周波数 を下げることでALUを含む低速・低消費電力ユニットを 実現し、クリティカル・パス上にないと推定した命令を低 速・低消費電力ユニットに発行している[2].

また, Minana らは, オペランドのビット幅が最大デー タ幅(64ビット)の半分より小さい命令は32ビットの低 消費電力 ALU へ発行し, それ以外の命令は通常の高消費 電力 ALU に発行する方式を提案した [22].

### 6. まとめ

本研究では、レイテンシ耐性のある命令を低速・低消費

電力 ALU に発行し,ALU の消費電力を削減することを 提案した.レイテンシ耐性の推定を動的に行うため,古い 命令ほどクリティカル・パス上にある可能性が高いという 性質を利用する.この性質を利用した既存手法は,電力を 多く消費する,または回路が複雑でクロック速度に悪影響 を与えるという問題があった.これに対して,本手法では 小型で単純な回路で,IQ内の最も古い命令とプログラム 順で近い整数命令をレイテンシ耐性のない命令と推定し, これらの問題を解決した.評価の結果,性能低下率を平均 0.96%に抑えつつ,コアの消費エネルギーを平均 4.0%削減 できることがわかった.本手法は,性能を犠牲にして電力 を削減する一般的手法である DVFS を上回る電力削減を達 成している.

#### 参考文献

- Gowan, M., Biro, L. and Jackson, D.: Power considerations in the design of the Alpha 21264 microprocessor, *Proceedings 1998 Design and Automation Conference*, pp. 726–731 (1998).
- [2] Pyreddy, R. and Gary, T.: Evaluating Design Tradeoffs in Dual Speed Pipelines, *Proceedings of Workshop on Complexity-Effective Design*, pp. 10–15 (2001).
- [3] Mathew, S., Anders, M., Bloechel, B., Nguyen, T., Krishnamurthy, R. and Borkar, S.: A 4-GHz 300-mW 64bit integer execution ALU with dual supply voltages in 90-nm CMOS, *IEEE Journal of Solid-State Circuits*, Vol. 40, No. 1, pp. 44–51 (2005).
- [4] Fields, B., Bodik, R. and Hill, M.: Slack: maximizing performance under technological constraints, *Proceed*ings of the 29th Annual International Symposium on Computer Architecture, pp. 47–58 (2002).
- [5] Tune, E., Liang, D., Tullsen, D. and Calder, B.: Dynamic prediction of critical path instructions, Proceedings of the 7th International Symposium on High-Performance Computer Architecture, pp. 185–195 (2001).
- [6] Matsuda, Y., Shioya, R. and Ando, H.: Reducing Energy Consumption of Wakeup Logic through Double-Stage Tag Comparison, *IEICE Transactions on Information* and Systems, Vol. E105.D, No. 2, pp. 320–332 (2022).
- Gochman, S., Ronen, R., Anati, I., Berkovits, A., Kurts, T., Naveh, A., A.Saeed, A., Sperber, Z. and Valentine, R. D.: The Intel Pentium M Processor : Microarchitecture and Performance, *Intel Technology Journal*, pp. 21–36 (2003).
- [8] Weste, N. and Harris, D.: CMOS VLSI Design: A Circuits and Systems Perspective, Addison-Wesley Publishing Company, USA, 4th edition (2010).
- [9] Zimmermann, R.: Non-Heuristic Optimization and Synthesis of Parallel-Prefix Adders, *Proceedings of the In*ternational Workshop on Logic and Architecture Synthesis, pp. 123–132 (1996).
- [10] Brent and Kung: A Regular Layout for Parallel Adders, *IEEE Transactions on Computers*, Vol. C-31, No. 3, pp. 260–264 (1982).
- [11] https://www.mosis.com/.
- [12] http://ptm.asu.edu/.
- [13] Seng, J., Tune, E. and Tullsen, D.: Reducing power with dynamic critical path information, *Proceedings of*

Vol.2023-ARC-251 No.7 2023/1/10

the 34th ACM/IEEE International Symposium on Microarchitecture., pp. 114–123 (2001).

- [14] http://www.simplescalar.com/.
- [15] Li, S., Ahn, J. H., Strong, R. D., Brockman, J. B., Tullsen, D. M. and Jouppi, N. P.: McPAT: An integrated power, area, and timing modeling framework for multicore and manycore architectures, *Proceedings of the* 42nd Annual IEEE/ACM International Symposium on Microarchitecture, pp. 469–480 (2009).
- [16] Morgan, L. P. and Jarvis, D. B.: Transistor logic using current switching and routing techniques and its application to a fast 'carry' propagation adder, *Proceedings of* the the IEE - Part B: Electronic and Communication Engineering, Vol. 106, No. 29, pp. 467–468 (1959).
- [17] Kogge, P. M. and Stone, H. S.: A Parallel Algorithm for the Efficient Solution of a General Class of Recurrence Equations, *IEEE Transactions on Computers*, Vol. C-22, No. 8, pp. 786–793 (1973).
- [18] Sklansky, J.: Conditional-Sum Addition Logic, *IRE Transactions on Electronic Computers*, Vol. EC-9, No. 2, pp. 226–231 (1960).
- [19] Knowles, S.: A family of adders, Proceedings of 15th IEEE Symposium on Computer Arithmetic, pp. 277– 281 (2001).
- [20] Han, T. and Carlson, D. A.: Fast area-efficient VLSI adders, *Proceedings of 1987 IEEE 8th Symposium on Computer Arithmetic*, pp. 49–56 (1987).
- [21] Ladner, R. E. and Fischer, M. J.: Parallel Prefix Computation, *Journal of ACM*, Vol. 27, No. 4, pp. 831–838 (1980).
- [22] Minana, G., Garnica, O., Hidalgo, J., Lanchares, J. and Colmenar, J.: A Power-Aware Technique for Functional Units in High-Performance Processors, *Proceedings of the 9th EUROMICRO Conference on Digital System Design*, pp. 456–459 (2006).