低電圧動作に適したマルチプレクサツリー構成法

長岡 悠太^{1,a)} 石原 亨¹ 小野寺 秀俊¹

概要:マルチプレクサツリーは FPGA を始めとする様々なディジタル回路に搭載されている.今日のマルチプレクサツ リーを実装するアーキテクチャとして一般的である NMOS パストランジスタは,電源電圧の低下に対して顕著な性能 悪化を示す欠点がある.本稿では,低電圧領域でも高速に動作するマルチプレクサの新たなアーキテクチャとしてトラ ンスファゲートとトライステートインバータを組み合わせた構造を議論する.エルモア遅延モデルに基づくと,パスト ランジスタやトランスファゲートを用いたマルチプレクサは遅延時間が段数に対して2次的に拡大する一方,トライス テートインバータを用いたマルチプレクサの遅延時間は1次的に遅延が拡大する.これらの事実に基づき,2つのアー キテクチャを組み合わせることで単一構成のアーキテクチャよりも遅延時間を削減可能であることを解析的に示す.ト ランジスタレベルの回路シミュレーションの結果,提案アーキテクチャはトランスファゲートのみを用いた構成と比較 して 18.5 %,トライステートインバータのみを用いた構成と比較して 5.7 %の遅延時間を削減した.また電力消費はト ランスファゲートのみの構成と比較して高々 7.8 %大きく,トライステートインバータのみの構成より 15.5 %小さいこ とを確認した.

Designing of Multiplexer-Tree Appropriate for Low Supply Voltage

YUTA NAGAOKA^{1,a)} TOHRU ISHIHARA¹ HIDETOSHI ONODERA¹

Abstract: Multiplexer tree (MUX) is widely used in various digital circuits such as FPGA. Therefore there are strong demands for MUX trees which operate at low supply voltage. Widely used NMOS pass-transistor (PT) -based MUX tree has a disadvantage that indicates significant performance deterioration to a decline of a supply voltage. In this paper, we discuss an architecture for MUX tree which mixed a tristate inverter (TRI) with transfer gate (TG) that operates faster than single configurated architecture at low supply voltage. According to Elmore delay model, a delay time of PT-based MUX increases linearly. Using these facts, we analytically show that mixed-architecture can achieve a less delay time than both of TG-based and TRI-based one. The simulation result shows delay time reduction in 18.5% than TG-based multiplexer tree and 5.7% than TRI-based by using the proposed architecture. The result also shows the proposed architecture increases power consumption by 7.8% than TG-based and reduces by 15.5% than TRI-based.

1. 序論

複数の入力信号から一つを選択して出力する機構であ るマルチプレクサは,様々なディジタル回路で用いられ ている.通信や信号処理におけるハードウェアスイッチ としての用途のほかに,Field Programmable Gate Array (FPGA)などの論理回路において任意の論理関数を実装 するルックアップテーブル(Look Up Table, LUT)とし て広く利用されている.真理値表の値をマルチプレクサの 入力信号として与えることにより,任意の論理関数を小さ なコストで構成可能である.近年ますます多様化するコン ピュータ開発において少量多品種設計を支援する FPGA への期待も高まっており,多くの FPGA の主要素である マルチプレクサは性能の鍵となっている.

マルチプレクサのハードウェア実装として,従来から

1 京都大学大学院情報学研究科

NMOS パストランジスタのツリー構造が用いられてきた. 同方式は PMOS パストランジスタを合わせたトランスファ ゲート方式と比較して,速度とエネルギーのバランスがよ いと考えられてきた [1]. NMOS パストランジスタでは高 レベル信号(HIGH)の減衰がしきい値電圧に相当する量だ け生じ,遅延時間も大きくなる欠点があるが,電源電圧が 十分に高い領域では問題とされなかった.しかし近年の消 費エネルギー削減への要求はますます高まっており,電源 電圧の低下がさらに推し進められている.電源電圧がしき い値近くまで低下すると、上記の欠点が顕著化し、NMOS パストランジスタの動作速度は大きく悪化する.対策の一 つとして,トランジスタのしきい値電圧を低下させる手法 が挙げられる [2]. 具体的には,低しきい値トランジスタを 用いる方法や,基板電圧を制御する方法が挙げられる[2]. ただし,しきい値電圧を低下させると漏れ電流が増大する ため,静的消費エネルギーの増加が新たな課題となる.こ のため,低電圧動作時の漏れ電流を抑えるための研究も 行われている [3]. 一方で NMOS パストランジスタを代替

^{a)} yuta-nagaoka@vlsi.kuee.kyoto-u.ac.jp

するデバイスとして, NMOS と PMOS のパストランジス タを並列に合わせたトランスファゲートや CMOS ロジッ クによる実装が再び注目されている.これらのゲートは PMOS による動作の補完が行われるため,電源電圧の低下 に伴う速度低下が NMOS パストランジスタよりも小さい. CMOS ロジックの一種であるトライステートバッファや スタティック CMOS 論理に基づくマルチプレクサは一般 的に駆動する容量が大きく,パストランジスタやトランス ファゲートと比較して1段あたりの遅延時間が大きい.そ の一方で,多数のゲートを連結した際の遅延時間増大が抑 えられる特性を持つ.

本稿では代替回路構造として考えられる上記のデバイス の特性を比較し,大規模マルチプレクサを設計する際にマ ルチプレクサの規模を考慮して性能見積りおよびアーキ テクチャ選択を行う手法および手法の有用性を示す.ま た,マルチプレクサをトランスファゲートおよび CMOS ロジックを適当な割合で混合して構成し,それぞれ単一種 類でマルチプレクサを構成するよりも遅延性能を向上させ る可能性があることを示す.

本稿の構成を以下に示す.第2章では関連研究と本稿の 成果について述べる.第3章ではマルチプレクサを評価す る指針の一つである遅延時間について述べ,回路アーキテ クチャによってサイズ-遅延特性が異なること,複数種類 の回路アーキテクチャを混合することで遅延性能を改善可 能であることを示す.第4章では,FPGAのルックアップ テーブルとして使用されることを想定した性能見積りを商 用 65nm プロセスを用いて行い,アーキテクチャ混合型の マルチプレクサの有用性を示す.第5章で結論を述べる.

2. 関連研究と本稿の成果

2ⁿ 入力1出力(以後2ⁿ:1)の大規模なマルチプレクサ は,最も基本的な2:1マルチプレクサをツリー状に配置す ることで等価な構造に分解することができる[4].図1に 2:1マルチプレクサを用いて2ⁿ:1マルチプレクサを構成し た時の構造図を示す.

マルチプレクサの実装として NMOS のみを用いて構成 されるパストランジスタと NMOS と PMOS の両方を用い るトランスファゲートの優劣については,これまで多くの 議論がなされてきた.文献[1]によると,PMOS のチャネ ル(正孔)移動度は NMOS と比較して低く,2.5倍のゲー ト幅を要する.パストランジスタをトランスファゲートに 置き換えると ON 抵抗が半減する一方,接合容量が3.5倍 以上に増大するため,抵抗と容量の積より遅延時間が1.75 倍程度に増大するとの主張がされている.文献[5]では, LUT の読み出し回路にパストランジスタおよびトランス ファゲートを用いてマルチプレクサを実装した場合の面積 及び動作速度についての議論が行われている.データパス の遅延時間はトランスファゲート方式を採用することに



図 1 大規模マルチプレクサ構造.

よって 25%減少するのに対し, FPGA 全体の面積増大は 15%, エネルギー増大は 3.8%に留まるため, 全体としてト ランスファゲート論理が優れていると述べられている.

LUT ベースの FPGA 向けのマルチプレクサを低消費エ ネルギー化させる手法について,いくつかの研究が行われ ている.文献 [2] では,順方向バイアス印加を行うことに よって電源電圧やプロセス縮小に伴うばらつきの増大を補 償しながらしきい値以下の電源電圧でも動作可能な LUT について議論している.文献 [2] 中では FPGA の電源電圧 を定格の 0.8 V からしきい値以下の 0.3 V に低下させるこ とによって,消費電力を約 80 分の1に,総消費エネルギー を4分の1に低減させることができると述べられている.

文献 [3] では漏れ電流を抑えることに着目した消費エネル ギーの低減手法について議論している.LUT ブロックの選 択信号を扱うバッファや入力信号を書き込む Write Block の一部を高しきい値トランジスタに置き換えることで,面 積の増大を3%,遅延の増大を5%に抑えながら漏れ電流 による消費エネルギーを64%低減可能であると主張してい る.文献 [6] では,しきい値電圧以下で動作するプロセッ サ設計にあたり,マルチプレクサを用いたメモリ読み出し 構造について議論している.ITRS ロードマップ [7] に基 づいた 0.18µm プロセスにおいて,既存の6T SRAM では 500 mV 以下で読み出しおよび書き出し共に不具合が生じ る.一方トランスファゲート型マルチプレクサを用いたメ モリ読み出し構造では,最悪のプロセスコーナーかつ電源 電圧100 mV であっても動作可能であると報告している.

本稿では,上記したパストランジスタおよびトランス ファゲートに加えて,CMOS 論理回路の一つであるトライ ステートインバータを含めた回路アーキテクチャ検討を遅 延の観点から行う.文献 [8] では,トランスファゲートと CMOS ロジックを混合したような新たな 2:1 マルチプレ クサを提案し,トランスファゲートやトライステートイン バータと性能を比較している.一方本稿では,2:1 マルチプ レクサは一般的なアーキテクチャを用い,大規模なマルチ プレクサの各ステージにおいて回路アーキテクチャを自由 に変更する手法を提案する.マルチプレクサの各ステージ においてパストランジスタロジックとスタティック CMOS ロジックを組み合わせることで,しきい値電源近傍を含め た幅広い電圧領域における遅延性能の向上を議論する.

本稿の貢献を以下にまとめる.

- 古典的なエルモア遅延モデル [9] に基づいて、マルチプレクサに用いられる回路アーキテクチャの遅延時間特性を示す.これにより、マルチプレクサの規模によって回路アーキテクチャ間の遅延性能の優劣が逆転することを明らかにする.
- 複数種類の回路アーキテクチャを組み合わせてマルチ プレクサを構成することで、大規模なマルチプレクサ に対して、単一構成の回路アーキテクチャよりも優れ た遅延性能を実現可能であることを解析的に示す。
- 本稿で示す指針にしたがって構成したマルチプレクサ は、トランスファゲート単一構成によるマルチプレク サと比較して電源電圧が 0.5 Vの点において、遅延時 間を 18.5 %削減することを商用プロセスを用いて確認 した、トライステートインバータのみによるマルチプ レクサと比較しても、電源電圧が 0.5 Vの点において 5.7 %の遅延時間減少を確認した。
- 消費電力の評価を行った結果,提案したアーキテク チャはトランスファゲート型に対しては7.8%の増加, トライステートインバータ型に対しては15.5%のエネ ルギー減少を確認した.
- マルチプレクサの遅延時間特性と性能向上 手法

本章では,マルチプレクサのサイズ-遅延特性が回路アー キテクチャに依存することを示す.次に,異なるアーキテ クチャの混合による遅延時間の短縮について述べる.

3.1 マルチプレクサの回路アーキテクチャ

本稿で取り扱うマルチプレクサとは,2:1 マルチプレクサ をツリー状に組み立てることで大規模化したものを指す. 図1に示す通り,2ⁿ:1 マルチプレクサはn本の選択信号入 力を必要とする.次に,本稿で述べるマルチプレクサの遅 延時間について定義する.クリティカルパスとして考えら れるのは,出力から最も遠い選択信号(図1中S)が変化し た時のパス1と,データ入力信号(図1中Aなど)が変化 した時のパス2のいずれかである.いずれの場合において も,1段目の2:1マルチプレクサを通過した後(図1中B) から出力までのパス0は同じである.パス0は1段小さい マルチプレクサのパス1と等価であるため,このパスをモ デル化することで遅延時間のサイズ依存性を評価する.

2:1 マルチプレクサの実装方法として3つのアーキテク



図 2 NMOS パストランジスタを用いた 2:1 マルチプレクサ.



図 3 トランスファゲートを用いた 2:1 マルチプレクサ.



図 4 トライステートインバータを用いた 2:1 マルチプレクサ.

チャを挙げる.

- (1) NMOS のみのパストランジスタ(図2)
- (2) トランスファゲート(図3)
- (3) トライステートインバータ(図4)

選択信号 S と SB は相補的であり, 片方が LOW なら他 方には HIGH が必ず入力される.パストランジスタとト ランスファゲートは PMOS の有無以外は本質的に同じで ある.データ入力信号がトランジスタのドレイン-ソース 間抵抗によって選択制御される、一方、トライステートイ ンバータはデータ入力信号をゲートに与えてトランジスタ を制御させ,電源線 V_{DD}, V_{SS}のいずれかが出力につなが るような構造である.出力信号は入力信号に対して反転し た論理値となる.ここで,選択されたデータ入力から出力 までの経路を RC 回路として近似すると,パストランジス タおよびトランスファゲートとトライステートインバータ とでは異なる形になる、パストランジスタやトランスファ ゲートは C-R-C 構成の Ⅱ 型に,トライステートインバー タは入力容量と出力抵抗を持つ電圧制御電圧源のように表 現することができる.ただし,本稿で定義する抵抗とは, パストランジスタおよびトランスファゲートの場合はチャ ネル抵抗のうち大きな値を、トライステートインバータの 場合はプルアップまたはプルダウン抵抗のうち大きな値の



因 3 电际电圧の反応に件 J抵抗値の反動.

ことである.この時の RC パラメータより,大規模マルチ プレクサの遅延特性を考える.まず,それぞれの2:1マル チプレクサにおける電源電圧-抵抗特性を図5に示す.ただ し,商用65nmプロセスの通常しきい値電圧モデル,アー キテクチャ間で共通のゲートサイズにおける値を正規化し て表示している.電源電圧を下げるに従って,パストラン ジスタの抵抗値が顕著に悪化する.

RC 集中定数回路の遅延時間を概算する古典的なモデル であるエルモア遅延モデル [9] によればデータパス上の抵 抗に遅延時間が比例することから,パストランジスタのみ を用いて構成されるマルチプレクサは低電圧化に対応でき ないことが明らかである.エルモア遅延モデルは,前述し た回路構造に起因するマルチプレクサのサイズ-遅延時間の 依存性が異なる事実も示唆している.図6にマルチプレク サの規模と伝播遅延時間の関係を示す.トランスファゲー ト型では(パストランジスタも同じ),マルチプレクサの規 模が大きくなるに従って2次的に遅延時間が増大するのに 対し,トライステートインバータ型では遅延時間の増大が 1次的である.マルチプレクサの規模が小さい領域ではト ランスファゲート型のマルチプレクサのほうが高速に動作 するが,規模の大きい領域ではトライステートインバータ 型のほうが高速に動作するといったように,優劣が逆転す る事実を示している.

3.2 アーキテクチャ混合型マルチプレクサによる遅延軽減 本節では,規模が小さいマルチプレクサでより高速に動 作するトランスファゲート型の利点を生かし,大規模マル チプレクサでもトライステートインバータ型以上に高速な 動作を可能にする回路アーキテクチャを検討する.データ 入力には標準ゲート幅のインバータ2段が,選択入力には max{2ⁿ⁻¹,1} 倍のゲート幅のインバータ2段が接続され ている.トランスファゲートの抵抗を通過する電流が充放 電する負荷容量を制限することにより,トランスファゲー トの遅延時間増大を防ぐことができる.そこで適当な間隔 でトライステートインバータ型を混合することにより,負





図 7 アーキテクチャ混合型マルチプレクサのイメージ図.

荷容量を低減する方法を考える.2ⁿ:1 マルチプレクサ(n 段)において k 段につき 1 段だけトライステートインバー タ型,残りをトランスファゲート型の2:1 マルチプレクサ で構成する構造を図7に示す.

このとき, n, kを一般化して遅延時間 Dを定式化する と式(1) のようになり, D は k についての関数となる. ただし, R_{TG} , C_{TGi} , C_{TGo} はそれぞれトランスファゲー ト型 2:1 マルチプレクサのオン抵抗値・入力端容量・出力 側容量, R_{TG} , C_{TGi} , C_{TGo} はそれぞれトライステートイ ンバータ型 2:1 マルチプレクサの出力抵抗・入力端容量・ 出力端容量である.また, 2^n :1 マルチプレクサの出力端に は C_L の容量が負荷として存在するものとする.

$$D = \frac{n}{k} R_{\rm TG} \left(\frac{k(k-1)}{2} C_{\rm TGo} + \frac{(k-1)(k-2)}{2} C_{\rm TGi} + (k-1)C_{\rm TRIi} \right) + \left(\frac{n}{k} - 1\right) R_{\rm TRI} \left\{ (k-1) \right\}$$
(1)
× (C_{TGi} + C_{TGo}) + C_{TRIi} + C_{TRIo} }
+ {R_{TG}(k-1) + R_{TRI}} C_L

ここで *D* の *k* に関する導関数が 0 となる *k** に最も近い 自然数 *k*' は , 合計 n 段のパスの遅延時間が最も小さくな るようなマルチプレクサの構成を示している . この *k*' が



 $0 < k' \le n$ の領域にあるならば,複数種類のアーキテク チャを混合させることで単一種類アーキテクチャよりも性 能を向上させられることになる.

$$k^{*} = \left\{ 2n \frac{C_{\text{TGo}} R_{\text{TRI}} + (C_{\text{TRI}} - C_{\text{TG}})(R_{\text{TG}} - R_{\text{TRI}})}{(C_{\text{TGo}} + C_{\text{TGi}})(nR_{\text{TG}} + 2R_{\text{TRI}}) + 2C_{L}R_{\text{TG}}} \frac{+C_{L}R_{\text{TRI}}}{2} \right\}^{\frac{1}{2}}$$
(2)

4. 商用 65nm プロセスにおける検証

本章では,第3章で検討した遅延モデルを,商用65-nm プロセスの通常しきい値電圧トランジスタモデルを対象と したトランジスタレベルの回路シミュレーションにおいて 検証する.

4.1 条件設定

図 8 に示す 64:1 マルチプレクサ (6 段) を,パストラン ジスタ型,トランスファゲート型,トライステートイン バータ型,アーキテクチャ混合型の4つの方法で設計する. データ入力には標準ゲート幅のインバータ2段が,選択入 力には max{2ⁿ⁻¹,1} 倍のゲート幅のインバータ2段が接 続されている.

本稿では, PMOS / NMOS トランジスタのゲート幅は アーキテクチャ間で共通とする.マルチプレクサには最終 出力端に標準ゲート幅の4倍相当の容量を付加する.遅 延時間は図8の選択信号入力S2-S6を固定し,選択信号 入力S1から出力Yまでの50%伝搬遅延の最悪値とする. 各デバイスのRCパラメータは0.5Vにおける値を用い, アーキテクチャ混合型において低電圧動作をより強く意識 した混合割合となるようにする.トライステートインバー



タの出力抵抗はプルダウン抵抗とプルアップ抵抗のうち大きな値を採用し,悲観的に予測を立てる.消費電力の検証 方法について述べる.消費電力は入力 S1-S6 にランダムな 100MHz(マルチプレクサ遅延時間より十分大きい)のベクトルを1000 パターン入力し,その時に図に点線枠で示 される領域において消費された電力を測定する.

当検証では,混合割合を表す k'の決定方法として式(1) にデバイスの RC パラメータを代入し解を求めた.その結 果より, k' = 3 を当検証の混合型アーキテクチャにおける 混合割合として採用する.

4.2 評価結果

回路アーキテクチャごとの 64:1 マルチプレクサの遅延 時間を比較した結果を図 9 に示す.電源電圧の低下に伴 い,パストランジスタ型マルチプレクサが急激に速度を低 下させている.定格電圧の 1.2 V では,パストランジスタ 型はトランスファゲート型より 69 %大きな遅延時間とな る.一方 0.5 V では,パストランジスタ型はトランスファ ゲートより 3700 %遅い.

検証した限りすべての電圧領域において, アーキテク チャ混合型マルチプレクサが最も高速に動作する.トラン スファゲート型,トライステートインバータ型,アーキテ クチャ混合型それぞれのマルチプレクサにおける電圧に対 する遅延時間変化を図10に示す.電源電圧1.2 Vでは次点 で高速なトランスファゲート型よりも 9.2 %小さな遅延時 間となる.一方電源電圧 0.5 V では,次点で高速なアーキ テクチャはトライステートインバータ型となり,同アーキ テクチャと比較して 5.7 %遅延時間が小さい . 0.5 V にお いてトランスファゲート型と遅延時間を比較すると,18.5 %の遅延時間削減が見られた.本稿ではゲートサイズを固 定してアーキテクチャの検討を行った.そのため今回比較 した混合型アーキテクチャよりも適切な回路アーキテク チャが存在する可能性がある.しかし,それぞれ1種類だ けの回路アーキテクチャで設計するよりも遅延時間に関す る性能を向上させられることが確かめられた.

消費電力の検証結果を図11に示す.提案した混合型アー



図 10 幅広い電源電圧範囲に対するマルチプレクサ3種の遅延時間 変化.



キテクチャは電源電圧 0.5 V においてトランスファゲート 型と比較して+7.8%,トライステートインバータ型と比較 して -15.5 %の消費電力となった.電源電圧 1.2 V におい てトランスファゲート型と比較して+10.0 %,トライステー トインバータ型と比較して -17.5 %の消費電力となった.

パストランジスタ型のマルチプレクサは PMOS トラン ジスタを持たないためトランジスタ数が少なく,消費電力 が最も小さい.トランスファゲート型とトライステートイ ンバータ型を比較すると,2:1 マルチプレクサあたりのト ランジスタが前者の4 に対して後者は8 である.主にこの 違いにより,消費電力の差が生まれると考えられる.アー キテクチャ混合型はトランスファゲート型とトライステー トインバータ型の中間の消費電力となるのも,トランジス タ数の違いによる説明が可能である.

5. 結論

ディジタル回路における大規模マルチプレクサを構成す る要素である 2:1 マルチプレクサとして利用可能なデバイ スには複数の種類が挙げられる.各デバイスを用いたマル チプレクサの遅延時間にはアーキテクチャごとにサイズ依 存性があり,パストランジスタ・トランスファゲートを用 いる場合は2次的に,トライステートインバータを用いる 場合は1次的に遅延時間が変化をすることを示した.デバ イスを適当な割合で混合することで,単一種類のみを選択 して設計するよりも高速な遅延性能を示すアーキテクチャ が存在することを明らかにした.商用プロセスにおいてこ れを検証し,0.5 V動作時においてトランスファゲート単 一構成によるマルチプレクサと比較して電源電圧が0.5 V の点において合計消費エネルギーでは7.8%の増加となった ものの,遅延時間を18.5%削減することを確認した.トラ イステートインバータのみによるマルチプレクサと比較し ても,電源電圧が0.5 Vの点において15.5%のエネルギー 減少と5.7%の遅延時間減少を両立させることを確認した.

謝辞

本研究は,JST,CRESTの支援を受けたものである. 本研究は東京大学大規模集積システム設計教育研究セン ターを通し,シノプシス株式会社の協力で行われた.

参考文献

- P. Chow, S. O. Seo, J. Rose, K. Chung, G. Paez-Monzon, and I. Rahardja, "The design of a sram-based fieldprogrammable gate array-part ii: Circuit design and layout," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 7, no. 3, pp. 321–330, Sept 1999.
- [2] M. Abusultan and S. P. Khatri, "Look-up table design for deep sub-threshold through full-supply operation," in *Field-Programmable Custom Computing Machines (FCCM)*, 2014 IEEE 22nd Annual International Symposium on, May 2014, pp. 259–266.
- [3] A. Lodi, L. Ciccarelli, D. Loparco, R. Canegallo, and R. Guerrieri, "Low leakage design of lut-based fpgas," in *Proceedings of the 31st European Solid-State Circuits Conference, 2005. ESSCIRC 2005.*, Sept 2005, pp. 153– 156.
- [4] U. Narayanan, H. W. Leong, K. S. Chung, and C. L. Liu, "Low power multiplexer decomposition," in Low Power Electronics and Design, 1997. Proceedings., 1997 International Symposium on, Aug 1997, pp. 269–274.
- [5] C. Chiasson and V. Betz, "Should fpgas abandon the passgate?" in 2013 23rd International Conference on Field programmable Logic and Applications, Sept 2013, pp. 1– 8.
- [6] A. Wang and A. Chandrakasan, "A 180-mv subthreshold fft processor using a minimum energy design methodology," *IEEE Journal of Solid-State Circuits*, vol. 40, no. 1, pp. 310–319, Jan 2005.
- [7] "The International Technology Roadmap for Semiconductors (ITRS), System Drivers, 2009, http://www.itrs.net/."
- [8] S. Vijayakumar and B. Karthikeyan, "Mixed style of low power multiplexer design for arithmetic architectures using 90nm technology," in *Proceedings of the 12th international conference on Networking, VLSI and signal processing.* World Scientific and Engineering Academy and Society (WSEAS), 2010, pp. 83–87.
- [9] W. Elmore, "The transient response of damped linear networks with particular regard to wideband amplifiers," *Journal of applied physics*, vol. 19, no. 1, pp. 55–63, 1948.