サクセッサ情報を用いた命令フェッチ電力削減の検討

Considerations of Reduction for Instruction Fetch Energy Using Successor Information

請園 智玲[†]

Tomoaki Ukezono

1.まえがき

1.1. 高連想度キャッシュメモリ

Strong ARM[1] や XScale[2] などの組込みプロセッ サはキャッシュミス削減を狙う目的で,32Way などの 比較的高い連想度でキャッシュメモリを実装する.こ れはハードウェアサイズと引き換えにキャッシュメモリ の効率的な利用を優先した構成であり,半導体の高集 積化が進むなか,高周波数駆動が必要とされない組込 みプロセッサにとって,有効なキャッシュ構成法と言え る.一方で,タグ検索には CAM を利用することから, 高連想度のキャッシュメモリには CAM による動的電 力のオーバヘッドが存在する.タグ検索に要する動的 電力はタグのビット幅と連装度に応じて増加すること から,高連想度キャッシュはその両方の電力増加要因を 併せもつ.

これまでに,このような高連想度のキャッシュの動 的電力の削減手法がいくつか提案されている.最後に 参照された Way が次に参照される Way であると予測 し,precharge を制御してそれ以外の Way への参照を 制限する手法 [3] や,タグ検索の結果をキャッシュ内に 記憶し,タグ参照をバイパスする手法 [4] などがある. これらの手法は命令キャッシュに対する手法であり,命 令参照の局所性をもとにした予測にもとづいている. 1.2.L0 命令キャッシュの動的電力の削減効果

命令参照に限定する場合,予測をもとにせず,極め て小さな L0 命令キャッシュを高連想度 L1 キャッシュ の上位に配置して,L1 キャッシュへの参照回数を削減 し,タグ参照のための動的電力の削減を実現する単純 な手法が考えられる.図1に極めて小さいサイズ(2ま たは4ブロック)のL0フルアソシアティブ構成での命 令キャッシュのL1への参照削減の効果を示す.

図1で示される結果の計測環境は3.1節で示すシミュ レーション環境により観測した.L0命令キャッシュの ブロックサイズは32バイトである.横軸はMiBench[5] のアプリケーションを示し,縦軸はMiBenchのそれぞ れのアプリケーションを実行した場合のL1命令キャッ シュへの参照削減率(=L0命令キャッシュのヒット率) を示す.図の黒い棒はL0命令キャッシュのヒット率) を示す.図の黒い棒はL0命令キャッシュが2Wayのフ ルアソシアティブ(2Way-Full)の場合,灰色の棒はL0 命令キャッシュが4Wayのフルアソシアティブ(4Way-Full)の場合の削減率である.図から,2エントリのみを 用意した2Way-Full場合でも,ほとんどのアプリケー ションで80%以上のL1命令キャッシュへの参照を削減 (フィルタ)していることがわかる.2Way-Fullでは,全 てのアプリケーションの平均で約84%のL1命令キャッ シュ参照を削減していた.4Way-Fullでは,全てのア

†北陸先端科学技術大学院大学

プリケーションの平均で 88%の L1 命令キャッシュへの 参照を削減している.例えば,L1 キャッシュが 32Way で構成されている場合,タグ比較は 32 のキャッシュブ ロックに対して行わなければならないが,2Way-Fullで L0 命令キャッシュを構成しヒットした場合,タグ比較 対象が 1/16(6.25%) に減少し,タグ比較のための動的 電力が減少する.仮に 84%の参照が L0 でヒットし,比 較対象キャッシュブロック数に比例して電力が削減され ると仮定すれば,タグ参照に要する動的電力は L0 導入 前と比べ,この非常にシンプルな方法で 21.25%にまで 抑えられる見積もりを立てることができる.

1.3. 本研究の目的と提案手法

図1の結果でたった数 Way のフルアソシアティブ キャッシュが80%以上のヒット率を生み出した理由は, 命令参照の局所性にある.命令キャッシュにロードさ れたブロックはプログラムカウンタの値(命令参照アド レス)の変動特性から,分岐命令をTaken 実行しない 限り,しばらく参照され続ける特性(空間的局所性)を もつ.また,命令参照はループ回数の多いのループの 内側の命令(ホットトレース)を支配的に参照し続ける 傾向にあり,キャッシュはループ実行中にそのホットト レースをキャッシュに格納できれば,キャッシュミスは, ほぼ発生しない.極めて小容量のキャッシュで80%以 上もの参照をカバーできたのは,MiBenchのような組 込み向けのプログラムのホットトレースの大半が2ブ ロックに収まるほど小さいものであることに起因して いる.

しかしながら,残りの20%のミス率を埋めるために, L0命令キャッシュのサイズを増大することは消費電力 や面積対性能の効率の問題から,本末転倒となる.本 研究はこの極めて小さいサイズのL0命令キャッシュを そのまま活かして,L0命令キャッシュのヒット率を向 上させることを目的とする.

 サクセッサを用いた L0 命令キャッシュのヒット 率向上

2.1.L0-L1 命令キャッシュ間のプリフェッチ

本研究は 1.2 節で示した極めて小さいサイズの L0 命 令キャッシュのヒット率を向上させるために, L1 命令 キャッシュから L0 命令キャッシュへのプリフェッチを提 案する.一般的には,プリフェッチは主記憶(DRAM) からキャッシュメモリにデータを読み出す場合に,メモ リアクセスレイテンシを隠蔽する用途で用いられる手 法であるが,本研究はこれをキャッシュメモリ間で行う ことにより,高連想度のキャッシュタグ比較の動的電力 削減に用いる.

図2に本研究が提案するL0-L1命令キャッシュ間プリ フェッチの概要を示す.L0命令キャッシュはヒット時に



図 1: 極めて小さいサイズの L0 フルアソシアティブ命令キャッシュの L1 参照数の削減効果.



図 2: L0-L1 命令キャッシュ間プリフェッチの概要.

L1 キャッシュからプリフェッチを行う.L0 TAG の SUC フィールド (サクセッサフィールド) にプリフェッチの ための情報が格納されており、この情報はL1 TAGと L1DATA のインデックスを示している.これを用いる ことで,L1 タグ参照を必要としないL0-L1 命令キャッ シュ間プリフェッチを実現する . L1 DATA MEMORY の読み出しアドレス入力には,通常,L1 TAG CAMか ら出力されるアドレスが入力されるが,これにマルチ プレクサを介在させ,他方の候補にSUCフィールドを 入力し,選択式とする.また,通常のプログラム実行 では L1 TAG CAM へのアドレス入力による TAG の 読み出しラインは使用しないが, MIPS の CACHE 命 令 [7] のように特権命令がキャッシュのブロック番号を 指定してキャッシュタグを読み書することができるこ とから,L0-L1 命令キャッシュ間プリフェッチのための 設計にこの読み出しラインを流用することは比較的容 易である.



図 3: L1 におけるサクセッサ情報の収集.

2.2.L1 命令キャッシュ内でのサクセッサ情報の収集

本研究におけるサクセッサ情報は L1 におけるミス の履歴である.サクセッサ情報 (SUC フィールド)は L0とL1の両方のキャッシュプロック毎に存在する.L0 キャッシュにおけるサクセッサ情報の利用方法は図2の L0プリフェッチの概要で既に示した.一方,L1キャッ シュにおける SUC フィールドはサクセッサ情報の収集 のために利用される.図3にサクセッサ情報の収集の 例を示す.

図3の上部の図はL1 TAG ARRAY に対応するサク セッサ情報を,下部は上部のサクセッサ情報を収集し た場合のL1キャッシュミスのシークエンスを示す.メ モリブロックを識別するブロックアドレスはA,B,C と表現される.上部の図ではCACHE TAG の左側の SUC フィールドが対になるサクセッサ情報を格納して いる.例えば,Aのタグの横にある値"7"のSUCはA が参照された後には,7番目のL1キャッシュブロック (すなわちブロックアドレスBのキャッシュブロック) が参照されるという予測を示している.

この SUC を格納するために,図中で LAST MISS No. と名付けられた特殊なレジスタを用いる.LAST MISS No. は最後にミスをした時に置換対象となった キャッシュブロックの番号を常に記憶している.例え ば,下部の図で A のブロックアドレスでキャッシュミ スが発生し,0番目のキャッシュブロックが置換対象に なった場合,LAST MISS No.には0が入る.次に,B のブロックアドレスでキャッシュミスが発生し,置換対 象が7番目のキャッシュブロックになった場合,置換対 象が7番目のキャッシュブロックた場合,置換対 象の決定で算出した"7"の値をLAST MISS No.に格 納された0というキャッシュブロック番号に従い,0番 目のL1 SUC ARRAY に格納する.この仕組みを導入 することで,L1キャッシュはミスでロードしたキャッ シュブロックの順序を記憶しておくことができる.

SUC フィールドのビット幅は L1 命令キャッシュがも つブロック数によって決定される.(例:32 ブロックなら 5 ビット,64 ブロックなら6 ビット)これに加え,無効 (Invalid)を示す1 ビットが必要となる.L1 命令キャッ シュにおいては最後にロードされたプロックはサクセッ サ情報を持たないので,Invalid ビットが1と示される. 一方,L0 命令キャッシュにおいては,Invalid ビットが1の 場合はプリフェッチを発行し,Invalid ビットが1の 場合はプリフェッチを発行しない制御に用いる.

2.3. サクセッサ情報の L0 命令キャッシュへのロード L1 キャッシュ内で生成された SUC は L0 命令キャッ シュがミスしたタイミングで L0 命令キャッシュタグと セットで SUC フィールドにロードされる.(例えば,図 3におけるタグ:A と SUC:7がセット,タグ:F と SUC:2 がセットなど)これは通常のキャッシュミスハンドリン グとほぼ同様である.サクセッサは L0 キャッシュでヒッ トした時にのみ,プリフェッチのための情報として使 用される.

3.CPUシミュレーションによる評価

3.1. 評価環境

本研究は L0 命令キャッシュのヒット率を向上させる ことで,タグ比較のための電力を削減することを目的 とする.本稿では,提案手法の電力評価の前に,提案 手法でヒット率向上が達成できるかを検討する.

L0 命令キャッシュのヒット率向上を計測するために, ARM 命令セットアーキテクチャのプロセッサシミュレー ションを SimpleSclar/ARM[8] を用いて行った.計測対 象となるベンチマークは組込み向けのベンチマークであ る MiBench[5] を用いた.実行バイナリは MiBench[5] の HP[6] より, MiBench Version 1.0 の ARM 用プリ コンパイルバイナリを取得し使用した.

SimpleSclar/ARM のキャッシュシミュレーション部 には2節で示した LO-L1 命令キャッシュ間プリフェッチ ハードウェアをシミュレーションモデルに加えた.LO 命令キャッシュはインクルージョンプロパティでL1 命 令キャッシュの一部のデータをコピーする.命令キャッ シュシミュレーションによる計測は2つのキャッシュ構 成で行った.一つは,LO-L1 命令キャッシュ間プリフェッ チを行わない場合のL0 命令キャッシュのミス率の計測 表 1: SimpleSclar/ARM の命令キャッシュのシミュレー ションパラメータ.

ifqsize/decode/commit width	4
il0 size	128B
il0 block size	32B
il0 way	4 (Full-Assoc.)
il0 Replacement	LRU
il1 block size	32B
il1 size	4KB
il1 way	128 (Full-Assoc.)
il1 Replacement	LRU

表 2: アプリケーション名の接頭語によるベンチマーク の分類分け。

分類	接頭語
Automotive/Industrial	00_
Consumer	01_
Office	02_
Network	03_
Security	04_
Telecomm	05_

である.これは,提案手法の性能比較の対象となる.も う一つは,比較対象と同一のL0キャッシュ構成で,提案 手法であるL0-L1命令キャッシュ間プリフェッチを行っ た場合のL0命令キャッシュのミス率の計測である.プ ロセッサシミュレーション実行方式は sim-outorder を 使用した.表1に SimpleSclar/ARM の命令キャッシュ のシミュレーションパラメータを示す.

3.2. 評価

図4に提案手法によるL0命令キャッシュミス率の変 化を示す.横軸はMiBenchのアプリケーションを示し ている.各アプリケーション名の接頭語である数字は 表2で示す分類によって与えられる.縦軸はMiBench のそれぞれのアプリケーションを実行した場合のL0命 令キャッシュミス率を示す.図の黒い棒はL0命令キャッ シュが提案手法と同容量の場合でL0-L1命令キャッシュ 間のプリフェッチ制御を行わない場合のL0命令キャッ シュミス率(Base),灰色の棒はL0命令キャッシュに 提案手法であるL0-L1命令キャッシュ間のプリフェッ チ制御を組み込んだ場合のL0命令キャッシュミス率 (Proposed)をそれぞれ示している.

00_basicmath と 01_tiff2bw を除いたアプリケーショ ンで,提案手法は L0 命令キャッシュのミス率の削減 に有効であるとことが観測できた.最大の性能向上は 05_adpcm であり,約 50%の L0 命令キャッシュミスを 削減した.アプリケーション全体の平均では,約 15%の L0 命令キャッシュミスを削減した.

00_basicmath と 01_tiff2bw は性能低下が確認できる. これは, L0-L1 命令キャッシュ間プリフェッチの影響で



図 4: 提案手法による L0 命令キャッシュミス率の変化.

live time[9] 中のメモリブロックをプリフェッチしたメ モリブロックが置換し,追い出していることが原因で あると考えられる.

4.おわりに

本稿は高連想度のキャッシュメモリを構成した場合に おける,タグ参照に必要な電力を削減するために,極 めて小さなL0キャッシュメモリと高連想度のL1キャッ シュメモリ間で,L1キャッシュ内のサクセッサ情報を 用いてプリフェッチを行い,L0キャッシュのヒット率 を向上させる手法を提案した.

本稿の評価は提案手法は L0 命令キャッシュミスを最 大で約50%,平均で約15% 削減することが可能である ことを示した.この結果は提案手法が有効に機能して いることを示しており,これによる電力削減の可能性 があることを示している.

今後の課題として,電力見積もりが上げられる.本研究はL0命令キャッシュとL1命令キャッシュの両方にSUCフィールドが必要となることから,このメモリ部分の静的消費電力が存在するため,ヒット率向上による電力削減効果を減らすことが予想できる.これらの影響を考察するために,今後はCACTI[10]による消費電力評価を行うと共に,1.1節で示した2つの先行研究との比較評価を行う.

参考文献

- J. Montanaro, et al., "A 160-MHz, 32-b, 0 5-W, CMOS RISC Microprocessor", IEEE Journal of Solid-State Circuits, Vol. 31, No. 11, Nov. 1996, pp.1703–1714, 1996.
- [2] Intel Corporation, "Intel XScale Microarchitecture Technical Summary", in http://int.xscalefreak.com/XSDoc/PXA27X/XScaleDatasheet4.pdf, 2000.

- [3] A. Ma, M. Zhang and L. Asanovic, "Way memoization to reduce fetch energy in instruction caches", ISCA Workshop on Complexity Effective Design, July, 2001.
- [4] A. Veidenbaum, and D. Nicolaescu "Low Energy, Highly- Associative Cache Design for Embedded Processors" Proc. of IEEE ICCD, pp. 332–335, 2004.
- [5] M.Guthaus, J.Ringenberg, D.Ernst, T.Austin, T.Mudge, R.Brown, "MiBench: A free, commercially representative embedded benchmark suite", Proc. of IEEE Intl. Workshop on Workload Characterization, 2001 (WWC-4).
- [6] http://www.eecs.umich.edu/mibench/
- [7] "MIPS32TM Architecture For Programmers Volume II: The MIPS32TM Instruction Set", MIPS Technologies Inc., in http://www.cs.tau.ac.il/ afek/
 MipsInstructionSetReference.pdf, 2003.
- [8] http://www.simplescalar.com/v4test.html
- [9] S. Kaxiras, Z. Hu and M. Martonosi, "Cache Decay: Exploiting Generational Behavior to Reduce Cache Leakage Power", Proc. of the 28th Ann. Int 'l Symp. Computer Architecture(ISCA 2001), 2001.
- [10] N. Muralimanohar, R. Balasubramonian, and N. Jouppi, "Optimizing nuca organizations and wiring alternatives for large caches with cacti 6.0," Proc. of the 40th Annual IEEE/ACM International Symposium on Microarchitecture, pp.3–14, 2007.