

## バスブリッジを含む SoC アーキテクチャの設計空間探索手法 A Design Space Exploration Method for SoC Architecture Containing Bus Bridges

小橋 一寛† 坂主 圭史† 武内 良典† 今井 正治†  
Kazuhiro Kobashi Keishi Sakanushi Yoshinori Takeuchi Masaharu Imai

### 1. はじめに

近年半導体微細加工技術の進歩により、従来は複数個のLSIで実装していた大規模なシステムが、1個のLSIで実装可能になっている。その一方で、設計対象のシステムは大規模化かつ複雑化により、設計コストは増大している。設計コストを抑える手法として、IP(Intellectual Property)と呼ばれる既設計の機能モジュールを利用し、IPとバスアーキテクチャの構成を決定するIPベース設計手法[1]が提案されている。従来の設計手法に比べて、新規設計する機能モジュールが少なくなることによる設計コストの抑制が期待できる一方で、アーキテクチャの性能見積り困難さや設計空間の膨大さから、設計者が望む性能を持つ構成を手探りで探索するには、依然として大きな設計コストがかかる。

また、SoCアーキテクチャの設計ではバスブリッジの活用が重要である。バスブリッジは複数のバスを接続し、異なるバスと接続するIP間のデータ転送を可能にするモジュールである。バスブリッジを用いたアーキテクチャは、複数のIP間のデータ転送を同時に行えるため、バスブリッジを用いていないアーキテクチャに比べて、データ転送時間が減少し、制約によってはアーキテクチャ全体の性能が向上することが知られている。実際に[2,3]などのSoCでバスブリッジを用いることによる性能の向上が図られている。

バスブリッジを扱う探索手法として[4,5]などが提案されており、これらによってバスブリッジを含むバスアーキテクチャの探索が可能であるが、コンポーネントの探索は考慮されていない。一方、アーキテクチャの探索手法としてシステムレベル・プロファイリングを用いた探索手法[6,7]が提案されている。この手法により短時間で多数のアーキテクチャを探索する事が可能であるが、バスブリッジを含むアーキテクチャの探索は考慮されていない。

そこで本研究では、[6,7]の探索手法を拡張し、バスブリッジを含むアーキテクチャにも対応した探索手法を提案する。提案手法では、[6,7]のアーキテクチャモデルや探索手法、性能見積り手法を拡張し、バスブリッジを含むアーキテクチャの探索を可能にする。

以下本稿の構成について述べる。第2節で[6,7]の手法を説明し、第3節で提案手法を説明する。第4節で評価実験について述べた後、第5節でまとめを行う。

### 2. システムレベル・プロファイリングを用いたアーキテクチャ探索手法

本節は[6,7]の手法について説明する。[6,7]では、対象システムのシステムレベルモデルを解析し、アーキテクチャに依存しないシステムの動作を表現するシステムレベル実行順序グラフを構築する。次に様々なアーキテクチ




図1 システムレベルモデルの例




図2 SL-EOGの例

ャレベルモデルを生成し、アーキテクチャレベルモデルとシステムレベル実行順序グラフから、アーキテクチャ上のシステムの動作を表現するアーキテクチャレベル実行依存グラフを構築する。この実行依存グラフを解析して、そのアーキテクチャで対象システムを実行したときの性能を見積もる。探索結果から、トレードオフ関係にあるアーキテクチャを提示する。

#### 2.1. システムレベルモデル

[6,7]では、対象システムのシステムレベルモデルを、データ処理を示すプロセスと、プロセス間のデータ転送を示すチャンネルで表現する。プロセス及びチャンネルは設計者が与える固有の優先度を持つ。プロセスを示す点  $P_i$  とチャンネルを示す有向辺  $C_k(i=1,2,3,4)$  で構成するシステムレベルモデルの例を図1に示す。

#### 2.2. システムレベル実行順序グラフ

[6,7]では、プロセスは処理に必要な全てのデータをチャンネルから受信した後にデータ処理を行い(R/E 順序:Receive/Execute 順序)、チャンネルはプロセスの処理が完了した後にデータ転送を行う(E/S 順序:Execute/Send 順序)順序関係が存在する。そこで、SystemC[8]で記述された対象システムのシステムレベルモデルをコンパイルして実行することで解析し、取得した実行順序とデータ転送量を基に、アーキテクチャに依存しないシステムの動作を表現するシステムレベル実行順序グラフ(SL-EOG: System Level Execution Order Graph)を構築する。

SL-EOGは、 $i$ 番目のプロセスの  $j$ 回目の処理を表す点  $P_i(j)$ と  $k$ 番目のチャンネルの  $l$ 回目の処理を表す点  $C_k(l)$ を点集合として持つ。また、R/E 順序関係及び E/S 順序関係を表す辺と、 $P_i(j)$ と  $P_i(j+1)$ 間及び  $C_k(l)$ と  $C_k(l+1)$ 間の辺を辺集合として持つ。図1のシステムレベルモデルを解析して構築したSL-EOGの例を図2に示す。

† 大阪大学大学院情報科学研究科, Graduate School of Information Science and Technology, Osaka University




図3 アーキテクチャレベルモデルの例

2.3. アーキテクチャレベルモデル

[6,7]では、対象システムを処理するアーキテクチャのアーキテクチャレベルモデルを、データを処理する機能ブロック、機能ブロック間のデータを転送するバス、データを一時的に格納するバッファで構成する。アーキテクチャレベルモデルの例を図3に示す。

機能ブロックには複数のプロセスがマッピングされ、ある時間において処理可能なプロセスから優先度の高い1個のプロセスを処理する。ただし、1個のプロセスの処理が完了するまでは他のプロセスを処理しないとす。また機能ブロックは、データベースに登録されたIPから選択する。データベースにはIPごとにマッピング可能なプロセスと処理サイクル数、機能ブロックの動作周波数や動的消費電力及び静的消費電力が登録されている。

バスには複数のチャンネルがマッピングされ、ある時間において処理可能なチャンネルから優先度の高い1個のチャンネルを処理する。ただし、1個のチャンネルの処理が完了するまでは他のチャンネルを処理しないとす。

バッファはチャンネル毎に機能ブロックとバスの間に複数個存在し、処理前もしくは転送前のデータを一時的に格納する。1個のバッファには1回のデータ転送で転送されるデータが格納されるとす。またバッファは、機能ブロックが受信したデータを格納する受信バッファと、機能ブロックの処理によって生成されたデータを格納する送信バッファに区別される。

2.4. アーキテクチャレベル実行依存グラフ

[6,7]では、アーキテクチャレベルモデルにシステムレベルモデルをマッピングすることで、プロセスとチャンネルの間にシステムレベルモデルでは存在しなかった依存関係が生じる。そこでシステムレベルモデルにおける順序関係を表すSL-EOGに依存関係を表す有向辺を付加し、アーキテクチャレベル実行依存グラフ(AL-EDG: Architecture Level Execution Dependency Graph)を構築する。

バッファは、データの格納を始めた時に使用中となり、バッファ内の全てのデータが処理(転送)された時に空きとなる。したがって、チャンネルは受信バッファが空くまで次のデータを転送できないため、アーキテクチャレベルモデルが決定することでプロセスとデータ転送の間に依存関係(E/R 依存:Execute/Receive 依存)が生じる。同様に、プロセスは送信バッファが空くまで次のデータを処理できないため、アーキテクチャレベルモデルが決定することでチャンネルとデータ処理の間に依存関係(S/E 依存:Send/Execute 依存)が生じる。これらの依存関係はプロセスの処理データ数(チャンネルの転送データ数)とチャンネルの送信バッファ(受信バッファ)の個数から決定する。

AL-EDGは、SL-EOGに対してE/R依存関係及びS/E依存関係にあるプロセスとチャンネルの間に有向辺を張ること得られる。図2のSL-EOGと図3のアーキテクチャレベルモデルを基に構築したAL-EDGを図4に示す。




図4 AL-EDGの例




図5 プロセスマッピングの探索木の例




図6 チャンネルマッピングの探索木の例

2.5. アーキテクチャの実行時間見積もり手法

アーキテクチャの性能見積もりはAL-EDGを解析することで行う。AL-EDGの解析は、機能ブロック及びバス毎に他の点からの有向辺を持たない点を1つ選択し、その中から最短の実行時間を進め、実行時間が0になった点とその点からの有向辺を削除することを、AL-EDGから点なくなるまで繰り返す。解析終了時の経過時間が実行時間の見積もり値である。

2.6. アーキテクチャ探索手法

[6,7]では探索木を走査して、アーキテクチャレベルモデルを構築する。分枝限定法で効率よく探索することを考慮して、探索木は根から順にプロセスマッピング、チャンネルマッピング、バスビット幅、機能ブロックの動作周波数、バスの動作周波数、チャンネル毎のバッファの個数に対応する点で構成し、深さ優先探索で走査する。

プロセスマッピングはプロセスを処理する機能ブロックを決定する。マッピングする機能ブロックはそのプロセスを処理可能なIPをデータベースから選択する。プロセスP1をIP1とIP2に、プロセスP2をIP1とIP3にマッピング可能なときのプロセスマッピングの例を図5に示す。

チャンネルマッピングはチャンネルを処理するバスを決定する。アーキテクチャに含まれるバスの最大本数は設計者が与える。プロセスPiをIPi(i=1,2,3,4)にマッピングした時のチャンネルマッピングの例を図6に示す。

探索木の走査によって構成したアーキテクチャレベルモデルはAL-EDGを解析して実行時間を、さらに面積や消費電力量も見積もって([6,7])評価する。

3. バスブリッジに対応したアーキテクチャ探索手法の概要

[6,7]の手法は、1本のバスでデータ転送をおこなうため、バスブリッジを経由するデータ転送は考慮されていない。




図7バスブリッジモデル




図8バスブリッジを含むアーキテクチャレベルモデルの例  
そこで提案手法では、新たにバスブリッジモデルを[6,7]のアーキテクチャモデルに導入し、チャンネルマッピングを拡張して、探索木の走査によるバスブリッジを含むアーキテクチャレベルモデルの構成を可能にする。また、[6,7]の実行時間見積りに用いるAL-EDGの構築手順及び解析手順を拡張し、バスブリッジを含むアーキテクチャレベルモデルの性能見積りを可能にする。

### 3.1. バスブリッジに対応したアーキテクチャレベルモデル

本研究で導入するバスブリッジは、インタフェース(マスタ, スレーブ), バスブリッジの動作を制御する回路, 転送するデータを一時的に格納するバッファで構成される。バスブリッジの動作はスレーブインタフェースで受信したデータを受信バッファに格納し, 送信バッファに転送する。次に送信バッファのデータをマスタインタフェースで送信する。バスブリッジモデルを図7に示す。

バスブリッジのバッファは送信バッファと受信バッファに区別され, それぞれのバッファは複数個のバッファで構成されたFIFO(First In First Out)バッファとして動作する。各バッファの個数は探索木の走査で決定し, 1個のバッファには1つのデータが格納されるとする。バスブリッジのバッファの個数の候補は設計者が与える。

提案手法ではアーキテクチャレベルモデルを機能ブロック, バス, バッファ, バスブリッジで構成する。バスブリッジを含むアーキテクチャレベルモデルを図8に示す。

機能ブロックからバスブリッジへのデータ転送は, バスブリッジの受信バッファが空いているときに行う。また, バスブリッジの受信バッファから送信バッファへのデータ転送は, 送信バッファが空いているときに行う。

### 3.2. バスブリッジに対応したアーキテクチャレベル実行依存グラフ

バスブリッジから機能ブロックへのデータ転送は転送するデータが送信バッファに存在し, かつ転送先の受信バッファが空いているときに行う。したがって, プロセスとバスブリッジからのデータ転送の間には, プロセスとデータ転送の間と同様にE/R依存関係が存在する。同様にバスブリッジからのデータ転送とプロセスとの間にはS/E依存関係が存在する。

本研究では, バスブリッジを含むアーキテクチャレベルモデルの順序関係及び依存関係を表現するために, [6,7]のAL-EDGを拡張した。提案手法ではSL-EOGに対して, 送信元と受信先のバスが異なるチャンネルの点を分割し, 機能ブロックからバスブリッジへのデータ転送を示す点と, バスブリッジから機能ブロックへのデータ転送を示




図9バスブリッジに対応したAL-EDGの例

す点を生成する。次にそれらと有向辺で接続される, バスブリッジの受信バッファから送信バッファへのデータ転送を示す点を生成する。さらにE/R依存関係にあるプロセスとチャンネルの間, S/E依存関係にあるチャンネルとプロセスの間に辺を張ってAL-EDGを構築する。図2のSL-EOGと図8のアーキテクチャレベルモデルを基に構築したAL-EDGの例を図9に示す。

### 3.3. バスブリッジに対応したアーキテクチャ実行時間見積り手法

バスブリッジを含むアーキテクチャの実行時間を見積もるために, [6,7]のAL-EDGの解析手法を拡張した。提案手法では, バスブリッジの受信バッファから送信バッファに転送する点と, データ処理とバスブリッジのデータ転送間の依存関係の扱いを新たに定めた。バスブリッジに対応したAL-EDGの解析手順は以下の通りである。

- i. 実行時間を示す変数  $T$  を0に設定する。
- ii. 他の点からの有向辺が存在しない点を実行可能点とする。ただし, バスブリッジへのデータ転送は受信バッファに空きがある点を実行可能点とする。
- iii. 機能ブロック及びバス毎にマッピングされた実行可能点から, 優先度の高い実行可能点を実行点とする。また送信バッファに空きがあるバスブリッジ毎に, 受信バッファの先頭に格納されているデータを送信バッファに転送する点を実行点とする。実行点が存在しない時はデッドロックが生じたとして解析を中止する。
- iv. 全ての実行点の中で最短の実行時間を経過時間  $T$  に加え, 各実行点の残りの実行時間から最短の実行時間を引く。
- v. 残り実行時間が0になったノードとそのノードから引いている有向辺をAL-EDGから削除し, ii.に戻る。

### 3.4. バスブリッジに対応したアーキテクチャ探索手法

バスブリッジを含むアーキテクチャを構成するために, [6,7]の探索木のチャンネルマッピングを拡張し, バスブリッジの受信バッファ(送信バッファ)の個数のマッピングを探索木に導入した。

探索木の走査によってバスブリッジを含むアーキテクチャを構成するために, チャンネルマッピングをチャンネルの送信元と受信先のそれぞれに対してバスをマッピングし, チャンネルの送信元と受信先のバスが異なるときにそのバス間を接続するバスブリッジを配置する。拡張したチャンネルマッピングの例を図10に示す。

バスブリッジのバッファの個数はバスブリッジへのデータ転送やバスブリッジからのデータ転送の待ち時間に大きな影響を及ぼすため, バスブリッジ毎に受信バッファ(送信バッファ)の個数も探索木を用いて探索する。分枝




図 10 拡張したチャンネルマッピングの例




図 11 対象のシステムレベルモデル

限定法を用いて効率良く探索するために、バスの動作周波数の次にバスブリッジのバッファ数を決定するように探索木を構成する。

4. 評価実験

本節では、提案手法に基づくプログラムを用いて、バスブリッジを含むアーキテクチャを考慮した設計空間を探索した結果を示す。実験環境は CPU が Intel Pentium4 2.80GHz, メモリが 4GB, OS が Fedora core 6 であり、図 11 に示す音声/動画エンコードシステムを対象システムとした。また、データベースに登録されている IP を表 1 に示し、探索に必要なパラメタの候補を以下と与えた。

- アーキテクチャに含まれる最大バス本数：2
- アーキテクチャに含まれる最大バスブリッジ数：1
- バスのビット幅候補：16,32(bit)
- バスの動作周波数候補：100,120(MHz)
- バスブリッジ及びチャンネルのバッファ数の候補：1,2

なお、制約としてプロセス ram\_A, ram\_V, ram\_AV は機能ブロック(IP9)にマッピングし、固定した。

本実験では、探索木を全て走査するとアーキテクチャレベルモデルの数が爆発するため、2段階で探索を行った。まず全ての IP とバスアーキテクチャの組み合わせに対して実行時間と面積の上限と下限を見積もり、探索結果から図 12 に示すバスブリッジを含むアーキテクチャの構成と、バスブリッジを含まないアーキテクチャの構成を選択した。次に選択したアーキテクチャの構成それぞれに対してバスビット幅などのパラメタを探索した。実験結果から作成したトレードオフ曲線を図 13 に示す。

本実験ではバスブリッジのバッファ数による面積の影響が大きいため、図 13 から面積の制約が厳しいときはバスブリッジを含まないアーキテクチャの方が性能は良いが、面積の制約を緩くすると、バスブリッジを含むアーキテクチャの方が性能は良くなる事が確認できた。以上のことから、提案手法は従来手法より良いトレードオフ曲線を取得できる事を確認した。

5. おわりに

本研究は[6,7]のアーキテクチャ探索手法を拡張してバスブリッジを含む SoC アーキテクチャに対応した探索手法を提案し、評価実験によって提案手法の有効性を確認した。今後の課題としては探索時間の短縮や探索したアーキテクチャの自動合成手法の確立が挙げられる。

表 1 データベース

IP name	Hardware area [gate]	Exec. Freq. candidates [MHz]	Executable Process (×10 <sup>9</sup> /cycle)
IP <sub>1</sub>	15000	300, 400	av_mux(90)
IP <sub>2</sub>	40000	250	mp3(150), jpeg(200)
IP <sub>3</sub>	20000	300	mp3(100)
IP <sub>4</sub>	20000	300	jpeg(150)
IP <sub>5</sub>	5000	100	audio_interface(15)
IP <sub>6</sub>	5000	100	ccd(25)
IP <sub>7</sub>	5000	100	lcd(25)
IP <sub>8</sub>	5000	100	storage(15)
IP <sub>9</sub>	150000	80	ram_A(4), ram_V(4), ram_AV(4)




図 12 選択した IP とバスアーキテクチャ




図 13 トレードオフ曲線

参考文献

[1] Daniel Gajski, "IP-based Design Methodology", In Proceeding of 36th Design Automation Conference (36th DAC), pp.43, June 1999.

[2] デジタル AV 向け周辺機能搭載 SoC(MB93461), <http://img.jp.fujitsu.com/downloads/jp/jcd/brochures/find/23-2j/12-17.pdf>

[3] シングルチップマイクロコントローラ(ML674000), [http://www.okisemi.com/jp/dbps\\_data/\\_material/\\_datasheet/imag es\\_datasheet/FJDL674000-01.pdf](http://www.okisemi.com/jp/dbps_data/_material/_datasheet/imag es_datasheet/FJDL674000-01.pdf)

[4] Sudeep Pasricha, Nikil Dutt, Mohamed Ben-Romdhane, "Fast exploration of bus-based on-chip communication architectures", Proceedings of the 2nd IEEE/ACM/IFIP international conference on Hardware/software codesign and system synthesis(CODES+ISSS2004), pp.242-247, September, 2004.

[5] Kanishka Lahiri, Anand Raghunathan, Sujit Dey, "Design Space Exploration for Optimizing On-Chip Communication Architectures", IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol.23, no.6, June 2004.

[6] Kyoko Ueda, "An Embedded System Design Methodology based on System-level Profiling", Doctoral Dissertation, Graduate School of Information Science and Technology, Osaka University, 2006.

[7] 上田恭子, 坂主圭史, 米岡昇, 武内良典, 今井正治, 「IP ベース設計における最適バスアーキテクチャ探索手法の提案」, 情報処理学会論文誌, Vol.46, No.6, pp.1374-1382, 2005年6月.

[8] "SystemC Language Reference Manual", <http://www.systemc.org/>.