

## ガード付き PDG を用いた命令レベル並列アーキテクチャのための 2D-1 最適化コンパイラの実現

楊 巍<sup>†</sup> 古関 聰<sup>‡</sup> 小松 秀昭<sup>‡</sup> 深澤 良彰<sup>†</sup>

<sup>†</sup>早稲田大学理工学部 <sup>‡</sup>日本 IBM(株) 東京基礎研究所

### 1 はじめに

EPIC アーキテクチャでは、分岐予測ミスによるパイプラインの乱れを防ぐために、命令の条件付き実行機能を取り入れている。コンパイラが実行条件機能を有効に利用できるために、全ての命令にプレディケートを付加する。

本研究では、ガード付き PDG(Program Dependence Graph)を用いることによって命令の条件付き実行のためのプレディケートを生成する。さらに、実行条件を投機的移動することによってプログラムのクリティカルパスの圧縮を行う手法を提案する。なお、アーキテクチャのモデルは米 INTEL 社の IA-64 の MERCED とする。

### 2 本研究の概要

MERCED では、1つの比較命令によって互いに排他的な2つの述部(図1の  $p_1$  と  $p_2$ )が生成される。この2つの述部は各分岐先の命令の実行条件として用いられる。結果として生成されたコードに条件分岐がないため、2つの分岐部の命令が並列実行できる。IA-64 では、全ての命令が一つの実行条件しか持てない。

本研究では、実行条件の情報を PDG[1] に追加することでガード付き PDG を生成する。さらに、クリティカルパス上の実行条件を投機的移動する際に、その内容が論理式にならないようにプログラムに対して変形を施す必要がある。この変形処理によってクリティカルパスを短縮することが可能となる。

### 3 ガード付き PDG の生成

本研究では、GCC に IA64 用のサブルーチンを組み込み、実装を試みた。GCC では、プログラムへの最適化が全て RTL という中間言語の上で行われる。本手法では、まず RTL をもとに関数ごとに CFG を生成する。

Realization of Optimizing Compiler using Guarded Program Dependence Graph for Instruction-Level Architecture  
Wei Yang<sup>†</sup>, Akira Koseki<sup>‡</sup>, Hideaki Komatsu<sup>‡</sup>, and Yoshiaki Fukazawa<sup>†</sup>

<sup>†</sup>School of Science & Engineering, Waseda University

<sup>‡</sup>IBM Japan.Ltd. Tokyo Research Laboratory

レジスタの再利用による逆依存を防ぐために、制御フローフラフ(CFG)に対して静的単一代入(SSA[3])を施す。その後に制御依存グラフ(CDG)と PDG を生成し、CDG と PDG に基づきガード付き PDG を構築する。CFG を構築する際に検出された基本ブロックや最内ループの情報は関数ごとに RTL と別途に保存しておく。




図 1: MERCED の条件付き実行モデル

### 4 実行条件の投機的実行

本研究では、ガード付き PDG を生成した後に、以下の手順で実行条件の投機的移動を行う。

- ガード付き PDG からクリティカルパスを選ぶ。複数のクリティカルパスが存在する場合は、そのうちの任意の1本を選ぶ。
- クリティカルパス上の最後の実行条件  $p_n$  をパスの先頭に移動し、 $(p_i)R_i = 1$  と  $(p_i)R_i = 0$  の命令をガード付き PDG の先頭に挿入し、 $p_i$  の値を汎用レジスタに書き込む。
- 移動後の実行条件  $p_n$  の値が他の各実行条件の論理和になる。その論理和を  $R_i (i = 1,..,n)$  を用いて計算する。この処理を実行条件が1つの論理値になるまで繰り返す。
- 汎用レジスタの内容を実行条件レジスタに反映し、命令の実行条件を更新する。

図 2には、実行条件の投機的移動を行った例を示す。 $abcdefghijkl$  をクリティカルパスとし、プロセッサの並列

度を8とする。*abcdefghi*上の実行条件  $p_8$  をパスの先頭に投機的移動した場合、 $p_8$  の値が各実行条件の論理和となる。 $p_8$  を実行条件とした  $i$  が  $p_1$  から  $p_8$  までのパス上の命令との依存がなければ、 $i$  を  $p_8$  の直後に持ちあげることによって、 $a$  から  $i$  の実行時間が9マシンサイクルから7マシンサイクルに減少し、クリティカルパスが短くなることが分かる。

## 5 最適化

SSA 変換した後生成したガード付き PDG に対して、レジスタ割付けとコードスケジューリングを行う。この段階で基本ブロックの移動や分割が行われるため、それらの処理に合わせて、基本ブロックや最内ループの情報を更新する。

### 5.1 マシンモード

GCC では、多数のハードウェアへの対応を実現するために、独自のフォーマットで記述されるターゲットマシンの定義ファイルが用意されている。これらのを利用して、アーキテクチャ及び OS ごとにモジュールを生成し、RTL で扱える命令セットに特定し、最適化を行われた後の RTL からターゲットマシンのアセンブリコードを生成することによってハードウェアおよびシステムの違いを吸収する。今現在は IA-64 のハードウェアに関する詳細データがまだ明らかになっておらず、様々な可能性を予想しながら作成するしかない。

### 5.2 レジスタ割り付け

本研究では、レジスタ割り付けの手法として、文献 [2] の方法を探り入れる。クリティカルパスにおける実行条件の投機的移動を行う際に、大量のレジスタが必要となる。汎用レジスタおよび実行条件レジスタの割り付けについて、以下のように行う。

#### 1. レジスタの優先度

実行条件レジスタが汎用レジスタより優先度が高いものとする。実行条件レジスタに対してカラーリングを行う際に、スピルが発生する場合、 $(p_i)R_i = 1$  と  $(p_i)R_i = 0$  のような命令を用いて、実行条件レジスタの内容を汎用レジスタに退避させる。一方、汎用レジスタに対するカラーリングはレジスタ生存グラフ [2] を利用する。

#### 2. スピルアウトの順番

実行条件レジスタと汎用レジスタが混在する場合、汎用レジスタを優先的に処理する。汎用レジスタ同士に対してはレジスタ生存グラフ [2] で割り付けを行うとする。実行条件レジスタのスピルアウトについては、まず実行条件が偽となるレジスタを候補として選び、同様に偽となる実行条件を持つレジスタ

が複数ある場合、参照する命令数の少ないものからスピルアウトする。

## 6 おわりに

本研究では、ガード付き PDG を用いることによって、予測困難な分岐および分岐予測ミスによる高いペナルティの問題を回避し、MERCED の並列性を生かすコードが生成できることが分かった。さらに、実行条件の投機的移動によって、クリティカルパスを圧縮し、プログラムの実行時間を短縮させる手法を提案した。今後、本手法の改良および評価を行っていきたい。




図 2: 実行条件の投機的移動

## 参考文献

- [1] J. Ferrante, K.J. Ottenstein, J.D. Warren, "The Program Dependence Graph and Its Use in Optimization", ACM Transactions on Programming Languages and Systems, Vol.9, No.3, pp319-349(1987)
- [2] 百瀬浩之, 古関聰, 小松秀昭, 深澤良彰：“命令レベル並列アーキテクチャのためのコードスケジューラ及びレジスタアロケータの協調技法”，情報処理学会論文誌, Vol.38, No.3, 1997, pp.584-594.
- [3] R. Cytron, J. Ferrante, N.K. Rosen, M.N. Wegman, F.K. Zadeck, "An Efficient Method of Computing Static Single Assignment Form", Conference Record of the 16th ACM Symposium on the Principles of Programming Languages, pp25-35(1989).