

## 2H-10 データ駆動型ノイマンマシン(DDNM)の構築

～各プログラムモジュールのクリティカルパスでの処理速度を目指して～

小椋 祐治 高橋 隆一 吉田 典可

広島市立大学大学院 情報科学研究科

### 1 はじめに

DDNM(Data-Driven Neumann Machine)はソフトウェアにとってノイマン型コンピュータであるが、内部的にデータ駆動型の演算ユニットを備えて高速化を図ろうとする試みである[1][2][3]。プログラムモジュール単位でフェッチができる程度のメモリバンド幅を確保し、各プログラムモジュールはクリティカルパスで処理することを目標としている。

粒度が命令レベルであることから、高速ではあるが、通信の負荷が大であることが当初から予想された。本研究ではDDNMの構成要素の演算セル(Execution Cell)とデータパケットスイッチ(Data Packet Switch)の実現についておよその評価を行なった。

### 2 DDNMの構成

図1にDDNMの構成を示す。本稿では、プログラムモジュールは機械語命令と初期データを含んでいることを前提とする。モジュールフェッチによってモジュールバッファにプログラムモジュールが取り込まれる[1]。NDDコンバータはノイマン型プログラムから真のデータ依存関係のみを抽出する。初期データは、パケットマネージャに送られ、タグが付けられて演算ユニットに送られる。命令はオペレーションアロケータによって演算セルに分配される。データパケットはデータパケット交換ネットワークを通して演算セル間で受渡しされる。最終的なデータパケットはパケットマネージャに送られ、出力される。モジュール間のデータパケットの受渡しはパケットバッファを通して行なう。

NDDコンバータによって分岐命令が解消されるため、基本ブロックを越えた並列性を利用できる。これはループアンローリングと等価な実行[1]を可能にする。

データパケットのフォーマットを図2に示す。タグはプロセス識別子、モジュール識別子、データ識別子から成る。プロセス識別子を持つことにより複数のプログラムを同時に実行できる。




図1: DDNMの構成




図2: データパケットのフォーマット

タグフィールドにデータ識別子があることで、1つのデータパケットを複数の演算セルに分配できる。データフィールドの情報部は32bitを想定している。

#### 2.1 演算ユニット

演算ユニットは演算セルとパケットバッファから構成される。図3に演算セルの構成を示す。演算セルは待機バッファと機能ユニットから構成される。入出力はデータパケットで行なう。機能ユニットには乗算器とバーレルシフタが含まれる。指定されたタグを持つデータパケットが揃うと演算が発火する。生成された結果にタグをつけてデータパケットとして出力する。待機バッファは一方のデータが到着し、もう一方が未到着の時に使用される。機能ユニットがデータフローグラフのノードに相当し、データパケットの経路がアークに相当する。

#### 2.2 データパケット交換ネットワーク

データパケットの受渡しはタグを参照して演算セル間でなされる。中継ノードを必要としない動的網でネットワークを構成する必要がある。DDNMでは命令レベル並列性の限界の速度での処理を目標としている。したがってネットワークが閉塞状態に陥ることによる性能低下は避けたい。ネットワークを非閉塞網で構成することは可能であるが、より規模が小さい再構成型非閉塞網で




図 3: 演算セルとネットワークの構成

の構成が望ましい。本稿では再構成型非閉塞網として知られる Clos 網, Benes 網, バイトニックソータを用いた結合網での規模と遅延の評価を示す。

演算セルはそれぞれ 2 つの入力ポートを持つ。演算セル数を  $N$  とすると、 $N$  入力  $2N$  出力のネットワークを構成する必要がある。これは  $N$  入力  $N$  出力ネットワーク 2 つで構成できる。以下の評価は  $N$  入力  $N$  出力ネットワークについて行なった。

### 3 従来技術での評価結果

#### 3.1 演算セル

演算セルを Verilog-HDL で記述し、シミュレーションを行なうことによって期待通りに動作することを確認した。乗算アルゴリズムには Wallace Tree を用いた。xc4000 を対象として Synergy で合成を行なった。最長パスは 28nsec(35.7MHz) であった。素子数を表 1 に示す。演算セル数を 1024 個とした場合の素子数の合計は 10M 素子程度である。

表 1: 演算セルの合成結果

ユニット	素子数
機能ユニット	9,785
待機バッファ	407
合計	10,192

機能ユニットに含まれる乗算器の規模は 8,277 素子であり、機能ユニットの大半を占める。

#### 3.2 データパケットスイッチ

Clos 網は 3 ステージとした。Verilog-HDL で記述し、Synergy による合成を行なった。各スイッチの合成結果を表 2 に示す。

Clos 網のスイッチは 32 入力 1 出力のマルチプレクサである。このマルチプレクサは 32 個のスイッチに相当し、制御も含んでいる。

表 2: 各スイッチの合成結果

各スイッチ	素子数	最長パス (nsec)
Clos 網	4,582	11(90.9MHz)
Benes 網	84	1.00(100MHz)
バイトニックソータを用いた結合網	159	11(90.9MHz)

各ネットワークの全スイッチ数は Clos 網が  $3N\sqrt{N}$ , Benes 網は  $N(2\log N - 1)/2$ , バイトニックソータを用いた結合網は  $N\log N(\log N + 1)/4$  である。段数はそれぞれ 3,  $2\log N - 1$ ,  $\log N(\log N + 1)/2$  である [5]。1024 入力 1024 出力ネットワークとしたときの各ネットワークの全体の規模を表 3 に示す。

表 3: 各ネットワークの全体の規模

各スイッチ	素子数	最長パス (nsec)
Clos 網	14,075,904	33(30.3MHz)
Benes 網	817,152	19(52.6MHz)
バイトニックソータを用いた結合網	4,477,440	605(1.65MHz)

Clos 網と Benes 網にはアービタを含む制御回路が必要であるが、表 3 には含まれていない。バイトニックソータを用いた結合網には制御回路は必要ない。

### 4 まとめ

データ駆動型ノイマンマシン (DDNM) の演算ユニットを構成する演算セルとデータパケット交換ネットワークを構成するデータパケットスイッチを従来技術で実現した場合の評価結果を示した。データパケット交換ネットワークは、演算ユニットでの処理速度にみあう容量があれば十分である。スケジューリングアルゴリズムを詳細に調べることと並行して、DDNM に適した高速、高信頼なネットワークを構成することが今後の課題である。

### 参考文献

- [1] 小椋祐治, 高橋隆一, 吉田典可: ノイマン型コンピュータのデータ駆動型マシン技術を用いた高速化, 第 56 回情処全大 2N-4, 1998
- [2] 高橋隆一, 児島 彰, 上土井陽子, 吉田典可: マイクロコンピュータ設計教育環境 City-1, 情処研報 DA83-6, pp.41-48, 1997
- [3] 高橋隆一, 吉田典可: システムのインテリジェント化を支えるデジタル設計教育, 信学誌 Vol.81, No.9, pp.908-912, 1998
- [4] C.Clos : A Study of Non-Blocking Switching Networks, Bell Sys. Tech. J., pp.406-424, 1953
- [5] 富田真治: 並列コンピュータ工学, 昭見堂, 1996