

VLSIコンパイラにおけるスピルコード最適化

1 J-10

遠藤 浩太郎・境 隆二

(株) 東芝 情報・通信システム技術研究所

はじめに


V L I W 計算機では、コンパイラの最適化処理において、命令をスケジュールして並列度の高いオブジェクトコードを生成し、プロセッサの性能を引き出している。命令を効果的にスケジュールするためには、変数ができるだけ仮想レジスタに割付ける必要がある。仮想レジスタは最終的に物理レジスタに割り当てる操作が必要であるが、このとき物理レジスタ数には制限があるので、割り当たらない仮想レジスタはメモリ上に配置される。これに伴う命令をスピルコードと呼ぶ。

仮想レジスタを物理レジスタに割り当てるレジスタ割当を命令スケジュール前に行うか、スケジュール後に
行うかは、オブジェクトコードの並列度とレジスタスピルの発生度に大きく影響する。スケジュール前にレジ
スタ割当を行うと、データの逆依存（レジスタ定義の前にあるレジスタ参照への依存）の原因となり、命令の
並列性が十分に得られない。逆に命令スケジュールの後に行うと、命令のスケジューリングによって物理レジ
スタが不足する現象が起きやすくなり、その場合、スピルコードが実行サイクル数を増大させてしまう。


このように実効命令サイクル数を最小にし、並列度を引き上げようとする命令並列化スケジューリングと、使用的するレジスタ数を最小にすることは相反する関係にある。VLIW計算機ではコンパイラでの命令並列化が必須であること、スピルコードが必要になる場合は稀であることから、我々は並列化スケジューリングを優先し、スケジューリング後にレジスタ割当を行う方式を選択した。本稿では、並列化された命令列に対するスピルコード生成戦略とその最適化について述べる。

命令並列化と物理レジスタ使用数のトレードオフ

コンパイラは命令並列化において、命令の依存関係をあらわすDAGを作成する。このとき、DAGの高さと命令数の比によって、スケジュール戦略を切り換える。具体的には、ターゲットマシンの並列度とレジスタ数によって決定されるしきい値を設定し、“命令数／DAGの高さくしきい値”的なときは、実行バスが最小になるようにスケジュールするが、この比がしきい値を越える場合は、DAGを深さ優先探索し、その帰りがけ順に命令をスケジュールする方法をとる（図1）。



(図 1) DAGの深さ優先探索



(図2) スピルコストの相違

スピルコストの相違

V L I W 計算機では、同時にできるメモリアクセスは 1 ないし 2 に制限され、相対的にメモリアクセスのコストが高くなる。同じ理由で、スピルコードもコストが高くなる。例えば、並列度 4 で同時にロード、ストア命令が 1 つずつ指定できる V L I W 計算機と、通常のシーケンシャルな R I S C 計算機を比較すると、すべてのレジスタがスピルした最悪の場合には、図 2 に示すように、通常の R I S C の場合には 3 倍のコストがかかるのに対して、V L I W では 1 2 倍のコストがかかる。

命令並列化後のスパルコード生成とその最適化

スパルコストの問題に対する局所的なアプローチを示す。レジスタ割当の結果、物理レジスタが不足した場合には、まずスパル用ワークレジスタとして8個の物理レジスタを確保する。次に各基本ブロックの命令列をスキャンし、スパルする仮想レジスタにスパル用ワークレジスタをラウンドロビンで割り当てていく。この方式の効果として、スパルした変数の定義・参照の直後に参照があった場合は、スパル領域からその変数をロードする必要はない。同様にスパル領域へのストアが省略可能である。またスパルコード間のデータ依存関係が緩和されて並列化しやすいスパルコードを生成できる利点もある。すなわち、スパルコードを命令列中にスケジュールすることでスパルコストを低減できる（図3）。

```


◆ fadd(f15,f14,f16);
◆ fadd(f8,v3,f9) fmul(f10,f11,v5);
◆ fmul(v3,v7,f12);
...
// v3,v5,v7がスパルしたとき

    ↓

    ...
    add(r20,#32,r12) add(r20,#24,r14);
◆ fld([r12],f0) fadd(f15,f14,f16) add(r20,#16,r13);
◆ fld([r13],f2) fadd(f8,f0,f9) fmul(f10,f11,f1);
◆ fst(f1,[r14]) fmul(f0,f2,f12);
...
// v7(f2)のロートはv5(f1)のストアを越えてスケジュールされる

```

(図3) 並列化後の局所的なスパル生成



(図4) 並列化前の大域スパルコード生成

命令並列化前スパルコード生成方式

スパルコストの問題の別の解として、命令スケジュール後の物理レジスタ使用量を見積もり、仮想レジスタのスパルコードをスケジュール前に生成する方式について考察する。この方式でも、物理レジスタへの割当はスケジュール後に行うので、スケジュール後にも見積り不足分のスパルコードが生成される。この方式の目的は、スケジュール前のスパルコードを仮想レジスタによって記述することで、それを他の命令と同等に最適化することである。スパルコード以外の命令と混在してスケジュールすることで、スパルコストを抑えることができる。またスパルコードの大域最適化（図4）が容易になる、遅延分岐スロットでのスパルコード生成などの煩わしさがないといった利点もある。

おわりに

V L I W計算機における命令並列スケジュールとスパルコードの問題点を明らかにし、その解決方法を示した。命令スケジュール後に生成されるスパルコードを最適化することで、物理レジスタ不足時の性能劣化を最小限に抑えることができた。加えてスケジュール前のスパルコード生成を提案した。これについては現在評価中である。ここで示した方式は、スーパスカラやスーパーバイブラインといった並列RISCアーキテクチャの最適化コンパイラにおいても適用可能である。

参考文献

- Priyadarshan Kolte and Mary Jean Harrold.
 "Load/store range analysis for global register allocation"
 In Proceedings of the SIGPLAN '93 Conference on PLDI, pp268-277, 1993