システム LSI 用クロック分配回路設計手法とそのスキュー解析手法

幾† 範† 井 正幸 金 本 俊 柴 山 泰 寺 場 康 孝† 外 蘭 Ξ 彦 堀 畄 佳 英† 峃 卨 苦† 味

本論文では、システムLSI用クロックスキュー解析プログラムCSDP(Clock Skew error Diagnosis Program)の構成とその機能について示す、本システムの特徴は、クロック配線のシミュレーション用高精度モデルによるクロックスキュー解析と、クロック配線修正を効率化するのに有効なスキュー解析結果の各種表示機能である、本プログラムを動作周波数243 MHzのメディアプロセッサコアD30Vに適用した結果から、その有効性を確認できた、

A Method of Clock Distribution and Skew Error Diagnosis

Toshiki Kanamoto,† Yasunori Sibayama,† Masayuki Terai,† Yasutaka Horiba,† Mitsuhiko Hokazono,† Yoshihide Ajioka† and Kaoru Okazaki†

In this paper we describe a configuration and functions of CSDP (Clock Skew error Diagnosis Program). Features of this system are, clock skew analysis with accurate models for parasitic interconnect RC extraction and circuit simulation, and methods to express the result of the clock skew analysis. Effectiveness of the proposed system is demonstrated by the design of a media processor, termed D30V whose clock frequency is 243 MHz.

1. はじめに

近年,メディアプロセッサをはじめとするシステム LSIは,数百 MHz の動作を要求されるようになって きた.そして,クロック信号の高速化にともない,ク ロックスキューがサイクルタイムの多くを占めるよう になってきており, クロックスキューを低減すること が求められる.クロック分配方式としては,図1のよ うなクロックツリー (a) やメッシュ方式 (b) が知られ ている¹⁾. 高速動作を求められる LSI に関しては, -般にクロックメッシュが用いられるが,太いリング配 線やトランク配線のために,消費電力の増大やレイア ウト面積の増大という問題が生じる.一方,低消費電 力化への要求が強い場合にはクロックツリーが用いら れることが多いことが知られている1).我々の知る限 りでは既発表の文献にはそのような実験結果の数値は 報告されていないが,我々が表1の条件で現状の技術 レベルの CAD を使って行った実験では,メッシュ方 式はクロックスキューは小さいが消費電力が高く,ツ リー方式は消費電力は低いがスキューが大きいという 結果が得られている.

本論文では,我々が開発に携わったメディアプロセッ サコア D30Vを例に,ツリーとメッシュを併用して高 速動作と低消費電力を実現するクロック分配回路の新 しい設計手法を提案し,その設計手法を実現するため に開発したクロックスキュー自動検証支援ツールの機 能仕様,システム構成および評価実験について述べる. 以下では,ある FF クロック入力端子に対し,クロッ クスキューを,D30Vのクロックパルス調整回路 PLL から各末端記憶素子 FF までのパスの伝播遅延時間の 最小値と,PLL からその FF(fip-flop,FF と略記) までの遅延値との差と定義する.

2. クロック分配回路の設計手法

本章では,ツリーとメッシュを併用する新しいクロッ ク分配回路の設計手法について述べる.

高周波クロックを実現する設計手法として,いく つかの手法がすでに報告されている^{1)~5)}.このうち, PowerPCの手法¹⁾は高速LSIから低消費電力LSIま

[†] 三菱電機株式会社半導体事業本部

Semiconductor Group, Mitsubishi Electric Corporation

表 1	サフミクロンス	7日セスを用いた 2	23 kG の回路のクロ	ック分配回路の実験例

Table 1 Examples of clock distiribution for 23 k gates of circuit with deep submicron wafer process.

	ツリー	メッシュ		
AL1/Al2 配線幅 (µm)	0.9/1.1	リング・トランク 8.0/8.0 プランチ 0.9/0.9		
総配線長(μ m)	174.07	207.47		
FF 総数	984			
総負荷容量(pF)	96.88	121.85		
バッファ無負荷遅延値(ns)	0.23	0.10		
クロックスキュー(ps)	370	48		
消費電力(mW)	118	149		





レイアウト模式図





b)クロックメッシュ



リング配線:クロック信号を供給する全FFを含む回路全体を 囲む太いクロック配線で、クロックバッファに 直接つながっている。 水平/垂直トランク配線:

ハギノ 坐直下 フラクもしゃ、 リング配線の内部を水平/垂直に走る太いクロック 配線で、リングにつながっている。

ブランチ配線:トランクとFF間を接続する細い配線

図1 典型的なクロック分配回路の例

Fig. 1 An example of typical clock distribution.

で適用されている最も汎用性が高い手法であるため, 本論文ではこれを比較対象として議論をすすめる.

図2に, PowerPCとD30Vのクロック分配回路設計フロー図を示す.PowerPCの設計においては,まず1章で述べたようにLSIに応じてメッシュまたはツリーのクロック分配方式を選択する.次に,図2(a)のSTEP1に示すようにクロックメッシュまたはクロックツリーの生成を行う.さらに,STEP2-4では仮想的な負荷見積りに基づいてクロック末端FF,クロック初段,クロック各段の順に見積りスキュー値の最適化を図る.その手法は,クロック最終段のクラスタリング変更⁶⁾,および初段の配線幅変更⁷⁾などである.そしてSTEP5でクロック網のRC抽出および静的タイミング解析手法を用いたクロック検証を行う.この設計フローでは,LSIの高速動作を重視するか,あるいは低消費電力を重視するかの判断によってメッシュ方式とツリー方式の二者択一を行っている.

一方,我々の新しい設計手法では D30V の高速動作 と低消費電力の両立を実現すべく, PLL から各機能ブ ロックに至るクロックツリーと各機能ブロック内のク ロックメッシュを併用する方式をとる(図3).その工 程は6つの STEP からなる.まず,図2(b)の STEP1 では PLL から各機能ブロックに至るクロックツリーの 設計を行う.そのクロックツリーの作り方は,既発表 の文献 2) と同様で,まず各機能ブロック(leaf)から PLL(root)までボトムアップにクラスタ木を作成す る.具体的には以下の手法を用いる.与えられたチッ プフロアプランにおいて近接配置された機能ブロック をクラスタリングする.その際の制約条件は,各クラ スタ内のブロックのクロック端子につながる信号の負 荷容量値の合計がクロックバッファの最大許容値以下 となることである.さらに生成されたクラスタに対し ても同様のクラスタリングを繰り返して図4のように クラスタ木を作成し、クロック信号を分配する回路を 作る.バッファはクラスタ木の頂点(vertex)に対し





て挿入する.次に,各バッファはクラスタ内でバラン ス配線をするように,クラスタの幾何学的な中心に配 置する.また,PLLから各機能プロックまでのクロッ ク遅延差の最小化とともに,最適なバッファサイズ選



定による低消費電力化をはかる.

STEP2 では自動配置配線ツールを用いた各機能ブ ロック(データパス, SRAM 部は手書き)のレイア ウト設計を行う.

STEP3では、PLLから末端のFFに至るクロック スキューの解析を行う.このとき、あとのSTEP4と 5の工程を効率化するための独自の解析機能を持つ自 動検証支援ツール CSDPを用いる.そのチェックの 特長は、PLLから各機能ブロックへのパス間のクロッ ク遅延差および各機能ブロックへのパス間のクロッ ク遅延差に分けて検証するための知い格子単位の表 示機能である.これについては本章の後半で詳しく述 べる.STEP3の解析結果をもとに、STEP4でPLL から各機能ブロックに至るクロックツリーのクロック バッファおよび配線幅の変更を行い、また STEP5で 各機能ブロック内の配置配線変更を行う. STEP3 のチェックおよび STEP4 と5の回路変更の 結果,ブロック間およびブロック内のクロック遅延の差 が十分に改善されたならば,STEP6 で全FF クロック 入力のクロック遅延を観測してクロックスキューの最終 検証を行う.STEP6 で再度検証を行う理由は,STEP3 では粗い格子単位でクロックスキューをチェックした ため,FF のクロック入力端子のクロックスキューが 最大許容値を満たすことを改めて確認することにある.

以下に, STEP3 におけるクロックスキューの解析 方法を述べ, STEP4, 5 におけるクロック修正に対す る有効性を示す.

本クロックスキュー解析の特徴は,高精度な動的ス キュー解析と,スキュー違反修正を効率化する粗いグ リッド単位のスキュー値表示の2つである.以下では, 後者の必要性とその表示に基づく修正方法を説明する.

STEP3 で個々の FF のクロックスキュー値をすべ て出力し,その出力結果によってクロック分配回路を スキュー違反のないように修正することは困難である. その理由は,検出したスキュー違反に対し PLL から 各機能ブロックに至るクロックツリー部を修正すべき あるか,各機能ブロック内のメッシュを修正すべきで あるかの区別が困難だからである.一方,PLL から クロック分配回路上の代表ノードへの遅延時間の分布 をマクロに見ることにより,PLL から各機能ブロック までの遅延を修正すべきか,ブロック内の遅延を修正 すべきかを視覚的に容易に判断できる.さらに,各機 能ブロック内についても修正すべき箇所の特定を効率 的に行える.

この考え方に基づき,STEP3における CSDP の処 理は,まず全FF のクロック入力端子および当該端子 につながる配線要素(寄生抵抗素子で分割されたサブ ノード)を含むレイアウトパターン上に対し,粗い等 間隔格子線(間隔 a はパラメータ)を設定する.a は通 常,リング配線幅より大きくその10倍程度を目安と する.次に,各格子点に最も近いFF のクロック入力 端子または配線要素上のノードを回路シミュレーショ ンにおける観測点とし,その点の遅延値を格子点にお ける遅延値とする.このときの CSDP の出力は,設 定した格子上のクロックスキューの等高線表示である. これによりクロックスキューをチップイメージで視覚 的にとらえることができる.

STEP3 の結果により, STEP4 および STEP5 にお いて PLL から各機能ブロックまで,および各機能ブ ロック内の遅延を修正する具体的な例を図5,図6に それぞれ示す.図5は,見やすさのため CSDP の粗い 格子線は省略している.図5はいくつかの特定ブロッ



図 5 PLL~各機能ブロックまでのクロックツリー修正の説明図 Fig.5 Clock tree correction among the macro blocks.



図 6 各機能ブロック内のクロックメッシュ修正の説明図 Fig. 6 Clock mesh correction inside of the macro blocks.

クの全ノードの遅延値が大きい場合で,STEP4はこ れらの遅延の大きな機能ブロックが複数あれば PLL に始まるクロックツリーにおいてそれらの機能ブロッ クの根となるクロックバッファを強化する.また,図6 は機能ブロック内の遅延値がノード間でばらつく場合 で,STEP5はこれに注目してクロック遅延の大きな 箇所を診断し,原因がFFの偏在などによる場合は当 該箇所のブロック内トランク配線やクロックバッファ を強化し,原因がFFにつながるブランチ配線の迂回 などによる場合はFFの配置変更やブランチ配線の経 路短縮をはかる.

3. クロックスキュー検証の精度

2章で記したクロック分配回路の設計手法を実現す るため,クロックスキュー自動検証支援ツールには以 下のような機能仕様を要した.

D30V の場合,要求されるクロック周波数は 243 MHz であり,その高速動作を 0.25 µm の微細プロセ スで実現するために,高精度なクロックスキュー解析 が必須となる.要求されるクロックスキューの最大許容 値はサイクルタイムの 6%に相当する 250 ps,スキュー 評価の精度は ± 20%であった.そのために,現状の 技術では最も精度が高い 3D の配線 RC 抽出^{8),13)}と, RC 多段梯子型の配線モデル⁹⁾,および BSIM3 トラ ンジスタモデル^{14),15)}を用いて動的に応答波形を得る SPICE 互換の回路シミュレーションを行う仕様とし た.このうち,クロック分配回路(クロックメッシュ, クロック木)の回路モデル(ネットリスト)は以下の 3 つの工程で作成する.

(1) 配線線分の RC 多段梯子型回路の作成

(2) via hole に対する抵抗素子挿入

(3) FFの入力トランジスタゲート容量素子の接続 (1)~(3)の工程を説明した図が図7である.配線を 駆動するバッファから次段のバッファ(最終段はFF の入力トランジスタ)までに,抵抗素子が3段以上あ れば遅延誤差は3%以下であると文献9)で証明されて いる.本文のモデルでは,分岐/折れ曲がりなしの配 線を指定された長さごとに(本評価実験では100 μ m ごとに)RC1段の回路にモデル化する.したがって, クロックバッファとクロックが供給されるFF間のパ スの大部分は,RC3段以上の回路にモデル化され,文 献9)から3%以下の誤差になると考えられる.ただし 例外的な一部のFFについては,指定長(100 μ m)未 満の分岐/折れ曲がりなし配線を介してクロックバッ ファと接続している.その一例は,図7のFFに対し, 距離 L <指定長(100 μ m)の場合である.このよう



Fig. 7 Parasitic RC networks.

な場合も長さ L の短い配線の配線遅延誤差は,クロッ クバッファの無負荷遅延にくらべかなり小さく無視で きるため,3%以下の誤差が保証できる.このことを 以下の実験により検証した.

検証実験では,図8(a)に示す100 μ mの太幅・細幅 線分からなるクロック分配木に対し文献9)と同様の遅 延誤差評価を行った.その結果は図8(c)に示したよう に分割数N = 1の場合で誤差は約0.03%で,3%より はるかに小さくなった.つまり,短い配線の配線遅延 はクロックバッファの無負荷遅延値(12.25 ps)に比べ てほとんど無視でき,バッファの遅延時間(12.35 ps) に対する影響も非常に小さいと判明した.

次に,回路シミュレーションの方式について述べる. 上記で求めたクロック分配回路のネットリストに対し, PLLの出力端子に対応するノードに図9の入力信号 (stimulus)を印加する.次に,観測ノード上で得ら れた波形に対し,図9に示す立ち上がり/立ち下がり 遅延時間を計算する.

さらに, RC 抽出に用いたツールは, 3D 方式で配線の幅, 長さ, 間隔をもとに RC 抽出を行う. 容量抽

出対象以外の配線要素の影響も考慮することにより, 境界要素法を用いた 3Dの電場解析に対して ±5%の 精度である¹¹⁾.

CSDP では, PLL のクロック出力波形を区分線型 近似しているが, これについては一般に初段のクロッ クバッファで波形整形されるため, 当該近似による影響を無視した.

a) レイアウト



クロック遅延の計算にはトランジスタモデル BSIM3 を採用した回路シミュレーションを用いている.BSIM3 では,MOSトランジスタのゲート容量に対して40%前 後のゲート電圧依存性を考慮することができる¹⁴⁾.静 的な遅延計算手法においても,配線部分の遅延計算手 法には回路シミュレーションと同等精度のAWE¹²⁾が あるが,CSDPではクロックバッファの遅延を考慮し て BSIM3 による回路シミュレーションを用いること にした.

4. システム構成

図 10 に CSDP のシステム構成図を示す.3D 方式 の配線 RC 抽出には,米国 EDA ベンダー製の RC 抽 出ツールを MOS トランジスタの接続情報抽出ととも に用いている.このツールを用いることで,適用対象 のクロック分配回路の目標性能とクロックスキュー解 析に要する処理時間のトレードオフに応じた RC 抽出 モードを選択することができる.

CSDP は抽出した配線 RC を MOS トランジスタ の接続情報とともに業界標準形式で受け取る.この標 準インタフェースを利用することで,他の 3D 方式の RC 抽出ツールとの接続も可能としている.

本システムに対し,設計者は基本的にクロック波形 入力ノードと末端の FF 名,および出力形式(2次元 表示/リスト出力)を指定するだけでよい.要求される 機能仕様に対応して,CSDP はクロック波形生成およ びクロック観測点の決定を行い,回路シミュレーショ ンの入力ファイルを生成する.

回路シミュレーションが終了すると, CSDP はシミュ レータの出力する波形および入力クロック波形をもと



に各観測点におけるクロックスキューを計算し,指定 された形式で出力する.2次元表示データは,EWS上 に限らず,パーソナルコンピュータ上でも表示するこ とができる.

5. 評価実験

本章では設計に CSDP を用いた D30V/MPEG(メ



図10 CSDPのシステム構成図 Fig. 10 Flow diagram of CSDP.

ディアプロセッサコア D30Vcore+MPEG2 デコード 機能;その諸元は表2参照)のスキュー見積り結果と 実チップの測定結果¹⁰⁾をもとに,CSDP のクロック スキュー見積り精度および有効性を議論する.

CSDP の検証精度は,配線 RC 抽出,配線 RC の回 路モデル,回路シミュレーションにおけるトランジス タモデルに依存する.

D30Vの実チップの評価データをもってこれら個別 要素の精度を検証することは困難であるが,図11の Schmoo プロット¹⁰⁾により CSDPのシステムとして の検証を行う.図12はD30Vcoreのクロック分配回 路の改善前/改善後における CSDPのスキュー2次 元表示例であり,図11はD30V/MPEGの実チップ が所望の動作を行った速度および電源電圧の範囲を 示す Schmoo プロット図である.図10のフローに 基づき CSDPを用いて243 MHz 動作でのクロック スキュー最大許容値250 psというチェックとそれを 満足させる回路修正を行った結果,最終的にスキュー の最大値が238 psであるという見積りを得た.一方, D30V/MPEGの実チップを電源電圧2.3V(CSDP の回路シミュレーションと同一条件)において最高 300 MHz の動作を確認した(図11).ここで,FF間

表 2 D30V/MPEG 諸元

Table 2	Specification	\mathbf{of}	D30V/	MPEG.
---------	---------------	---------------	-------	-------

ウエハプロセス	$0.25\mu\mathrm{m}$ CMOS
総トランジスタ数	6,762,999 (core: 5,243,238)
CPU 回路方式	RISC
クロック供給方式	クロック木 , ring-mesh
クロック相数	3
総記憶素子数	29,677 (core: 10,952)
クロック周波数	$243\mathrm{MHz}$



Fig. 11 Schmoo plot.



図12 スキュー2次元表示結果の例(D30Vcore) Fig.12 An example of clock skew analysis results.

のデータ転送の遅延チェックには、CSDPと同様のRC 抽出および回路シミュレーションを用いており、精度 は CSDP と同様であると考えられる.実際の最高動 作周波数 300 MHz に対して、CSDP による見積り値 が 243 MHz であることから CSDP の解析精度はFF データ転送の遅延チェックとともに少なくとも 20%以 内の精度であると結論が出た.

次に, CSDP を用いた粗いグリッド単位のスキュー 値表示機能を使った回路修正手法の有効性を示す.

図 13 に CSDP の結果によって修正を行った D30V/ MPEG のクロックバッファの修正前後のサイズを示 す.D30V/MPEG のクロック分配回路設計では,1回 の CSDP(STEP3)の解析結果によって STEP4 で PLL から 15 個の機能ブロックまでのクロックバッファ サイズを約 10%ずつ変更し,STEP5 で各ブロック内 の配線修正を行った.1回の修正に要した期間は平均 1日,CSDP の実行 1回に要した実時間は約5時間 (300 MHz の Ultra Sparc 上)であった.STEP3 か ら 5 までのループを 5 回実行したため,クロックス



ファのサイズの合計値である。

▶∞★ :ドライバ2段構成につき2つのTr.幅
の数値を付随

図 13 修正前後のクロックバッファサイズ(D30V/MPEG) Fig. 13 Size of clock buffers before/after correction.

キューが最大許容値を満足するまでの期間は約6日で あった.CSDP 適用前には,同様の作業に約1カ月 を要していた.STEP1と2の設計には約1週間を要 した.したがって,本D30V/MPEGの設計の場合, CSDPによりクロック分配回路の設計生産性は2.3倍 に向上した.

また,2.5V,243 MHz 動作時の消費電力2.0W(目標2.0W)を達成し,CSDPを用いたD30Vのクロック分配回路設計手法が有効であることを示すことができた.

6. む す び

クロックスキュー自動検証支援ツール(CSDP)を 開発し、メディアプロセッサコアD30Vの設計に適用 した.CSDPの特徴はクロック配線のシミュレーショ ン用高精度モデルによるクロックスキュー解析と、ク ロック配線修正を効率化するのに有効なスキュー解析 結果の各種表示機能であり、本システムがクロック分 配回路設計の効率化に有効であることを示した.

謝辞 D30V設計者として本研究の評価において協力していただいた当社島津之彦氏,Kevin Clark氏, 高田英裕氏,渡邊哲也氏,松田吉雄氏に感謝します.

参考文献

- Ganguly, S., et al.: Clock Distribution Design and Verification for PowerPC Microprocessors, *ICCAD95*, pp.58–61 (1995).
- Carrig, K.M., et al.: A Clock Methodology for High Performance Microprocessors, *Proc. IEEE Custom Integrated Circuits Conference*, pp.119–122 (May 1997).
- Smith, C.M.: A Two Million Gate 0.35 um CMOS ASIC Family, Proc. IEEE Custom Integrated Circuits Conference, pp.17–19 (May 1995).
- 4) Dobberpuhl, D.M., et al.: A 200 MHz 64b dual-issue CMOS microprocessor, *IEEE J. Solid-State Circuits*, Vol.27, No.11, pp.1555– 1567 (Nov. 1992).
- Bowhill, W., et al.: A 300 MHz 64b quad-issue CMOS RISC microprocessor, *ISSCC Dig. Tech. Papers*, pp.182–183 (Feb. 1995).
- 6) Montuno, D.Y., et al.: A Layout Methodology for the Synthesis of High Speed Global Clock Nets, Proc. IEEE Custom Integrated Circuits Conference, pp.28.4.1–28.4.4 (May 1992).
- Pullela, S.: Reliable Interconnect Design for On-Chip Clock Distribution, Ph.D Dissertation, The University of Texas at Austin (May 1994).
- Akcasu, O.E., et al.: "NET-AN" a Full Three-Diensional Parasitic Interconnect Distributed RLC Extractor for Large Full Chip Applications, *IDEM 95*, pp.19.5.1–19.5.4 (1995).
- Sakurai, T.: Approximation of Wiring Delay in MOSFET LSI, *IEEE J. of Solid State Circ.*, Vol.SC-18, No.4, pp.418–426 (1983).
- Takata, H., et al.: The D30V/MPEG Multimedia Processor, *IEEE MICRO*, Vol.19, No.4, pp.38–47 (1999).
- 11) Star-RC TM THE LEADING HIGH AC-CURACY, EXCELLENT PERFORMANCE,

MAXIMUM CAPACITY FULL-CHIP EX-TRACTION TOOL, Avant! Corporation, http://www.avanticorp.com/Avant!/ SolutionsProducts/DataSheets/PDFs/ sapstarrc.pdf.

- 12) Pillage, L. and Rohrer, R.: Asymptotic Waveform Evaluation for Timing Analysis, *IEEE Trans. Computer-Aided Design*, Vol.9, pp.352– 366 (1990).
- 13) Lee, M., et al.: A Reliable Traversal Clock Delay Evaluation including Input Slew Effect with 3D Parasitic Interconnect RLC Extraction, Proc. IEEE Custom Integrated Circuits Conference, pp.123–126 (May 1997).
- 14) Klein, P., et al.: Description of the Bias Dependent Overlap Capacitance at LDD MOS-FETs for Circuit Applications, *IDEM 93*, pp.19.3.1–19.3.4 (1993).
- Chang, Y., et al.: BSIM3v3 Manual (Final Version).

http://www-device.EECS.Berkeley.EDU/ ~bsim3/get.html

(平成 11 年 9 月 20 日受付)(平成 12 年 2 月 4 日採録)



金本 俊幾

平成元年日本大学理工学部物理学 科卒業.平成3年同大学大学院修士 課程修了.同年三菱電機(株)入社. 以来,LSIの自動レイアウト技術の 研究開発に従事.現在,同社システ

ム LSI 事業統括部勤務.



柴山 泰範

昭和 62 年早稲田大学理工学部電 気工学科卒業.同年三菱電機(株) 入社.以来,LSIの回路設計 CAD 技術の研究開発に従事.現在,同社 システムLSI事業統括部勤務.



寺井 正幸(正会員)

昭和 51 年大阪大学工学部電子工 学科卒業.昭和 53 年同大学大学院 修士課程修了.同年三菱電機(株) 入社.以来,LSIの自動レイアウト 技術の研究開発に従事.現在,同社

システム LSI 事業統括部勤務 . 工学博士 . 電子情報通 信学会会員 .



堀場 康孝

昭和 39 年名古屋大学工学部電子 工学科卒業.昭和 41 年同大学大学 院修士課程修了.同年三菱電機(株) 入社.以来,リニア IC,CMOS ディ ジタル IC,バイポーラ/MOS ゲー

トアレイ,ディジタル信号処理LSIの研究開発に従事. 現在,同社半導体事業本部所属.工学博士.電子情報 通信学会会員.



外薗 三彦(正会員)

昭和 56 年京都大学工学部数理工 学科卒業.昭和 58 年同大学大学院 修士課程修了.同年三菱電機(株) 入社.以来,LSIの回路設計 CAD 技術の研究開発に従事.現在,同社

システム LSI 事業統括部勤務.



味岡 佳英

昭和 56 年宇都宮大学工学部情報 工学科卒業.昭和 58 年同大学大学 院修士課程修了.同年三菱電機(株) 入社.以来,LSIの自動レイアウト 技術の研究開発に従事.現在,同社

システム LSI 事業統括部勤務.



岡崎 芳(正会員)

昭和44年大阪大学工学部電子工 学科卒業.昭和51年同大学大学院 博士課程修了.同年三菱電機(株) 入社.以来,LSIのCAD技術の研 究開発に従事.現在,同社システム

LSI 事業化推進センター勤務.工学博士.電子情報通 信学会会員.