

データフロー計算機向けフローグラフの最適化 —dataflow pipeliningの実現—

2 L - 7

許 昭倫 溝口正典

日本電気株式会社 C & C 情報研究所

1. はじめに

筆者らは、ワンチップの静的データフロープロセッサであるImPP(μ PD72181)¹⁾向けに、Cのサブセット仕様を持った画像処理用高級言語DPC(Dataflow Pipelining C)の最適化コンパイラを開発中である。ImPPは7段の可変バイオペラインを実現するリングアーキテクチャを持ち、またtokenごとにタグ²⁾を持たない代わりに各命令に対し待合させFIFOキューを設定できる。そうした特徴を利用してすることでDPCコンパイラでは、ループ部に対しtokenの順序性を保証するグラフ構築³⁾をした上で、複数イタレーションの重畠実行(loop unfolding)を実現している。その際、ループ実行速度向上及びImPPでの限られたFIFO資源の節約のため、ループの処理内容に応じイタレーションの起動インターバルdと、連続に起動可能なイタレーション数を制限する重畠度kの適切な設定が重要である。

本稿では特に、分岐を内部に持ったloop carriedなデータ依存関係を持ったループ(=doacrossループ)を重畠実行する際の、コンパイル時の適切なd,kの設定法について報告する。なおdの設定法等は、従来からsoftware pipelining^{4) 5)}として研究されているが、それに対し本稿での設定法を以降、dataflow pipeliningと呼ぶことにする。

2. software pipeliningによる設定

重畠実行されたループの場合、起動インターバルをd、各イタレーションの理想実行時間をL、全イタレーション数をnとするとループの理想実行時間LL(ループのクリティカルパス)は、 $LL = L + (n-1) \cdot d$ となり(図1)、nが大きい場合LLはdの大きさに大きく左右される。そこでsoftware pipeliningでの課題は、

(1)先行制約(precedence constraints)

(2)レジスタ数制約(resource constraints)

の両方を満足した上でいかにdの最小値を求めるかである⁴⁾。特にdoacrossループでは、同一変数(=同一メモリ/レジスタスペース)に対する参照命令rの後に定義命令wが存在するようなrからwへのパス(以降それを逆依存パスと呼ぶとする)が1つ以上存在するが、こうしたrとwの実行タイミングの差(=バス長)の最大値を γ とすると、dの下限は(2)の制約がない場合 γ に等しい⁵⁾(図2)。また、software pipeliningで

は明示的な重畠度kの設定は行われない(kは、Lが一定である場合は、 $k=L/d$ としたことに相当する⁶⁾)。




図1 重畠実行時の一般的なループ理想実行時間LL




図2 doacrossループでのsoftware pipeliningによるdの下限

3. dataflow pipeliningによる設定

dataflow pipeliningではデータはtokenによって運ばれるため前記の制約条件(1),(2)は存在せず、したがってdoacrossループに対してもdを任意の小さい値に設定できる。但し $d \leq \gamma$ 以下の値に設定した場合、データ依存関係を満足させるためにマッチングメモリ内での待ちtoken数が増加するのは自明であるが、それに応じどれくらいLLが向上するかはこれまで明らかではなかった。そこで、こうしたメモリ消費量とLLとの関係をシミュレーションにより調べたのでその結果を示す。さらに、それに基づいて求められたd、そして重畠度kの設定法を示す。

3-1 シミュレーションにおける条件設定

シミュレーションの対象は逆依存パスを1つ以上持ったループであるが、簡単のため、最大逆依存パス(バス長= γ)のみが存在するループについてシミュレーションを行った。またループは、分岐の存在する位置により下記4種類に分類した：

- (a) 分岐を含まない
- (b) 分岐が最大逆依存パスの前に存在する
- (c) 分岐が最大逆依存パス中に存在する
- (d) 分岐が最大逆依存パス中と前に存在する

イタレーション数を100、分岐の確率は真偽両方向ともほぼ同一とし、真側(=分岐した場合)のバス長は、偽側のそれ(f :最大逆依存バスの前、 F :最大逆依存バス中)の整数倍(同 b 倍、 B 倍)とし、最大逆依存バス(バス長 $\gamma = B \cdot F$)の後の処理バス長(= e)、最大逆依存バスの前の分岐で最初に真側に分岐したイタレーションの番号を m 、そして d, k を加えこれら f, b, F, B, e, m の値を可変とした(図3)。

3-2 シミュレーションの結果

シミュレーションは、様々な f, b, F, B, e に対し m, k, d を変えながら行ったが、ほぼ同様な傾向が見られた。以下では $F=f=e=6$ steps, B, b が1または3の場合の結果(図4)を示す。(a)では、 $d < \gamma$ としてもLL(実線)はそのまままでメモリの消費量(破線)だけが増大した。即ちこの場合 $d = \gamma$ が最適でありsoftware pipeliningによる d の下限と一致する。(b)は $d < \gamma$ の範囲では m により若干LLの減少が見られ、 $d < \gamma$ では<式1>が成立することを確認した(但し $\epsilon = (\gamma - d)$ とする)。

```
if  $b \cdot f > \epsilon \cdot (m-1)$  LL=L+(n-1)·d- $\epsilon \cdot (m-1)$ 
else LL=L+(n-1)·d <式1>
```

なお、(a),(b)でのメモリ消費量の増大は k の設定により改善できることは後述する。(c)と(d)では、LLはほぼ d の減少に比例して減り、やがて $d = \gamma / B$ において一定となった。 k を設定しない場合では d の減少につれメモリ消費量も大きく増大するが、 k を設定することで((c)(d)で $k=L/d, 3, 5$ の3通りを試みた)LLに若干の変化が見られるものの、メモリ消費量は k 以下に抑えられた。(c)(d)ではシミュレーション全体を通じ、 $d = \gamma$ (software pipeliningでの下限設定)でのLLは、 $d = \gamma / B$ でのその約1.4倍となった。

3-3 d と k の設定法

シミュレーションを通して、(c),(d)のように逆依存バス内に分岐がある場合は d を分岐の短い方のバス








図3-1 イタレーションのモデル

(a) $F=f=e=6$, $B=b=1$, $\gamma=6$ (b) $F=f=e=6$, $B=b=3$, $\gamma=6$ (c) $F=f=e=6$, $B=b=1$, $\gamma=18$ (d) $F=f=e=6$, $B=b=3$, $\gamma=18$

長に設定し($d = \gamma / B$)、また(a),(b)のように逆依存バス内に分岐が存在しない場合は d を逆依存バス長に設定する($d = \gamma$)のが妥当であるという結果が得られた。なお(b)では d を γ より小さくすれば、<式1>に従いさらにLLを若干短縮できる。重畠度 k に関しては最適な設定法は存在しないが(c)(d)での結果から、 $k=L/d$ とした上、例えば $2 \leq k \leq 5$ 等の制約を使用可能なマッチングメモリ容量に応じ設けるのがよいと考えられる。

4. おわりに

データフロー計算機上で分岐を内部に持ったdoacrossループを重畠実行する際の、起動インターバル d 及び重畠度 k の設定法を検討した。また、それに基づけば従来よりもループ理想実行時間LLを約1.4倍高められることをシミュレーションにより確認した。今後は実アプリケーションを対象に、より詳細にdataflow pipeliningの効率性を検証していく予定である。

【謝辞】

本研究を進めるに当たりご指導、ご討論いただいた天満バタン認識研究部部長、並びに研究部の同僚諸氏に感謝いたします。

【参考文献】

- 1) Temma et al, "Data Flow Processor Chip for Image Processing" IEEE Trans., 1985, ED-32, pp.1784-1791.
- 2) Arvind, R. Nikhil, "Executing a Program on the MIT Tagged-Token Dataflow Architecture" IEEE Trans. on Computers, Vol.39, No.3, pp.300-318, 1990.
- 3) 許, "静的データフローアーキテクチャ向け高級言語のコンパイル法" 第43回情処全大, 2P-8, 1991.
- 4) A. Aiken, A. Nicolau, "Optimal Loop Parallelization" Proc. of the SIGPLAN '88 Conf. on PLDI, pp.308-317, 1988.
- 5) M. Lam, "Software Pipelining: An Effective Scheduling Technique for VLIW Machines" Proc. of the SIGPLAN '88 Conf. on PLDI, pp.318-328, 1988.
- 6) M. Beck, K.K. Pingali, "Static Scheduling for Dynamic Dataflow Machines", Journal of Parallel and Distributed Computing 10, pp.279-288, 1990.