

並列推論マシン PIM/i の開発支援環境 — シミュレータ —

6 H-5

吉田裕一、佐藤正俊、大原輝彦

yoshida@okilab.oki.co.jp

沖電気工業株式会社

1はじめに

我々は、第五世代コンピュータプロジェクト[1]の一環として並列推論マシンPIM/iの研究開発を行っている[2]。本稿では、PIM/i上のハード / ソフトの開発支援環境であるシミュレータについて述べる。我々がシミュレータを開発するにあたっての考慮した点は、ハードウェアに関しては、レジスタトランスマッピングやハードウェア設計における機能確認 / 評価を行えること、またプロセッサチップ作成時にCADのテストデータをシミュレータから生成できる等のことがあった。また、ソフトウェアに関しては、開発フェーズに合わせてシミュレータ構成を変え、プログラム開発時のワークベンチに利用する方がシミュレーション時間 / 操作性等の点でプログラムの開発が容易になると考えた。

そこで、我々はこれらの要求を効率良く満たすために、個別のシミュレータを作成するのではなく、要求に応じて処理部を変更 / 再編成できる統合的な構成のシミュレータを作成することにした。以下に、このシミュレータの構成及び実現のポイントを述べる。

2シミュレータの基本構成

本シミュレータは、ハード / ソフトの各種の要求を実現し易くするために3つの基本部からなる構成を取った。

1. シミュレーション部 (SIM)

ハードウェアのレジスタトランスマッピングやキャッシュの動作をシミュレートする。SIMの実行のための内部状態 (コンテキスト) を、全てメモリ空間にマップすることで、シミュレーションの中断 / 再開を可能とし、かつ、SIM外部とのインタフェイスを容易にしている。ここでのコンテキストは、シミュレートを行っているプロセッサやキャッシュ、Gバス、メモリ等でハードウェア的に定義された資源である。SIM外部とインタフェイスは、メモリ空間にマップされたこれらの資源のアドレスに対してread/writeの2つの操作で行うこととした。このようなインタフェイス

にすることでMONやSIMがほぼ独立に開発でき、目的に合わせて基本部の機能の入れ替えが可能となった。

2. モニタ部 (MON)

SIMで実行されるプログラムの開発環境を提供する。主な機能は、シンボルやニーモニックをプログラミング開発環境と共有するための対話支援系やモニタコマンドの追加 / 変更が容易な構造を取っているコマンド実行系、コマンド実行のログをコマンドファイルとして利用するためのファイル処理系等がある。

3. トレーサ部 (TRC)

メモリ空間にマップされた資源から、各種情報を必要に応じて取り出す。動特性収集プログラム(Dgen)は、プロセッサ、キャッシュ、Gバス等の振舞をモニタし、統計情報ファイルに出力する。

テストベクタ生成プログラム(Vgen)は、プロセッサチップの信号ピンからの情報をプロセッサチップに対する入力パターンと出力パターンに分け、CADシミュレータに対する入力と期待値に変換する。

3目的別シミュレータの実現方法

以下に、目的別のシミュレータの実現方法を述べる。

3.1 KL1処理系プログラム開発用

SIM及びMONで構成される。SIM、MONをUNIX¹の1つのプロセスで実現し、SIM/MON間インタフェイスは、メモリ空間にマップされた資源のread/write操作の関数で実現する。SIMのキャッシュ機構は、シミュレーション時間を考慮し、キャッシュ機構のシミュレーションを行わない(全てのメモリアクセスを1マシンサイクルで行う)ものと行うものの2つ用意することとした。通常は、キャッシュ機構をシミュレーションしないシミュレータを使用し、キャッシュ操作を陽に意識してプログラムを開発する場合は、キャッシュ機能をシミュレーションするものを使用することとした。

* A Developing Support Environment for Parallel Inference Machine PIM/i — simulator —

Yuichi YOSHIDA, Masatoshi SATO, Teruhiko OOHARA
Oki Electric Industry Co., Ltd.

¹ UNIXは、米国AT&T社ベル研究所で開発されたソフトウェアの名称です。




図 1: シミュレータの基本構成

3.2 実機用モニタプログラム開発用

上記と同様に、SIM 及び MON で構成されるが、実機の構成に近付ける目的で SIM と MON を別プロセスとして実現した。ここで、SIM/MON 間インターフェイスは、実機の場合と同じパケットインターフェイスで実現し、最下層の部分は UNIX の socket で実現した。

3.3 ハードウェア機能確認 / 評価用

SIM 及び TRC(Dgen)で構成される。この構成は、バッチ処理で使用し、3種類の入力ファイル（コマンドファイル、コードファイル、データファイル）と2種類の出力ファイル（アクセスパターンファイル、トレースファイル）がある。ここで、コマンドファイルは、バッチ処理用の簡単なコマンドを格納するファイルであり、コードファイルは、プロセッサに与える命令群のファイルである。データファイルは、プロセッサに与えるデータを格納するファイルである。アクセスパターンファイルは、プロセッサのメモリアクセスパターンであり、トレースファイルは、プロセッサの動特性的収集結果のファイルである。

3.4 CAD 用テストデータ生成用

SIM 及び TRC(Vgen)で構成される。ただし、テストデータは、1プロセッサに対するデータを利用するため、SIM はシングルプロセッサ構成である。この構成も、バッチ処理で使用する。入力ファイルは、ハードウェア機能確認 / 評価用のコマンドファイルに加え外部信号端子定義ファイルを用意する。この外部信号端子定義ファイルはコードファイルでは与えられないような複雑なパターンの入力を与える場合に用い、信号端子の入力を直接記述する。出力ファイルは、CAD 用テストデータファイルである。

る。

4 おわりに

PIM/i 上のハード / ソフトの開発支援環境である要求に応じて処理部を変更 / 再編成できる統合的な構成のシミュレータについて述べた。これらのシミュレータのシミュレーション時間は、KL1 処理系プログラム開発用の場合約 0.5ms/c (1マシンサイクル当たりのシミュレーション時間) であった。一方、ハードウェア機能確認 / 評価用での動特性収集のためのオーバヘッドは、ほとんど見られなかつたが、CAD 用では、データファイルを動的に生成するオーバヘッドのために約 14.6ms/c であった。これらのデータは、シーケント社の S 27 (プロセッサは Intel 社製 80386 を使用)[3] をクロスシステムとして使用した測定データである。今後は、SIM 部をクラスタ対応に拡張する予定である。

謝辞

日頃、御助言を頂く (財) 新世代コンピュータ技術開発機構 (ICOT) 第一研究室、および、沖電気の PIM 担当者諸氏に感謝する。

参考文献

- [1] A. Goto et al. Overview of the Parallel Inference Machine Architecture (PIM). In FGCS 1988, pp 208 - 229, Nov. 1988.
- [2] 大原他: 並列推論マシン PIM/i の概要、情報処理学会第 40 回全国大会、pp 1185-1186(1990).
- [3] Sequent Computer Systems, Inc. : Symmetry System Summary